DS31407是一個靈活的，高性能的不同頻率轉(zhuǎn)換時間和頻率合成中的應用集成電路。就其三個輸入和四個輸出時鐘時鐘，每個設備可以接受幾乎任何關系或產(chǎn)生2kHz和750MHz的頻率。

輸入時鐘分頻，分數(shù)比例根據(jù)需要，不斷為監(jiān)測活動和頻率精度。輸入時鐘的最佳選擇，手動或自動，作為在器件其它部分參考時鐘。一個靈活的，高性能數(shù)字鎖相環(huán)鎖定到選定的參考，并提供可編程的帶寬，非常高的分辨率緩繳能力，真正無中斷輸入時鐘之間切換。數(shù)字鎖相環(huán)后跟一個時鐘合成子系統(tǒng)，已與自己的32位分頻器，相位調(diào)整兩個完全可編程的數(shù)字頻率合成塊，一個高速低抖動APLL的，和四個輸出時鐘，每個。 APLL的規(guī)定分數(shù)的縮放和輸出抖動比1ps RMS的少。

對于電信系統(tǒng)，DS31407的所有必需的特性和功能，作為中央計時功能或線路卡時鐘IC。用合適的振蕩器的DS31407滿足了2層，3e的，3，4E條要求，4，G.812類型I -四，G.813和G.8262。

DS31407的關鍵特性

三個輸入時鐘
差分或CMOS / TTL電格式
任何頻率從2kHz到750MHz的
分數(shù)縮放的64B/66B和FEC縮放（如64/66，二百五十五分之二百三十七，255分之238）或任何其他降尺度要求
連續(xù)輸入時鐘的質(zhì)量監(jiān)控
時鐘選擇自動或手動
三2/4/8kHz幀同步輸入
高性能全數(shù)字鎖相環(huán)
無中斷參考輸入丟失的開關
自動或手動相位生成輸出
緩繳的損失所有投入
可編程帶寬0.5MHz至400Hz的
兩個數(shù)字頻率合成器
產(chǎn)生任何2kHz倍數(shù)高達77.76MHz
每DFS的時鐘相位調(diào)整
高性能輸出APLL的
輸出頻率750MHz的
高分辨率的小數(shù)為FEC和64B/66B尺度（例如，237分之255，238分之255，六十四分之六十六）或任何其他尺度要求
小于1ps RMS輸出抖動
四兩組輸出時鐘
幾乎所有的頻率從<1Hz到750MHz的
每個組的奴隸一個DFS時鐘，APLL的時鐘，或任何輸入時鐘（分散和規(guī)模）
每個人都有一個差分輸出（1慢性粒細胞白血病，1個LVDS / LVPECL的）和獨立的CMOS / TTL輸出
32位每輸出分頻器
兩個同步脈沖輸出：為8kHz和2kHz范圍
一般特征
合適的線路卡IC卡IC或時間用于Stratum 2/3E/3/4E/4，校董會，美國證券交易委員會/歐洲經(jīng)濟共同體，或SSU
幾乎所有接受并產(chǎn)生頻率高達750MHz的包括赫茲，2kHz范圍，為8kHz，NxDS1，NxE1，DS2/J2，DS3的，E3類，2.5米，25米，1.25億，156.25M，并Nx19.44M高達622.08M
內(nèi)補償本振頻率誤差
與SPI™處理器接口
1.8V工作電壓與3.3V的I / O（5V耐壓）

 DS31407的應用/使用

IEEE 1588 Time/Frequency Clocks
MSPPs
路由器
SONET/SDH
開關
Synchronous Ethernet