TMS320VC5416 數(shù)字信號處理器

數(shù)據(jù)： TMS320VC5416 Fixed-Point Digital Signal Processor 數(shù)據(jù)表

描述

TMS320VC5416定點數(shù)字信號處理器（DSP）（以下簡稱5416，除非另有說明）基于先進(jìn)的改良哈佛架構(gòu)，有一個程序存儲器總線和三個數(shù)據(jù)存儲器總線。該處理器提供具有高度并行性的算術(shù)邏輯單元（ALU），專用硬件邏輯，片上存儲器和其他片上外設(shè)。該DSP的操作靈活性和速度的基礎(chǔ)是高度專業(yè)化的指令集。

獨立的程序和數(shù)據(jù)空間允許同時訪問程序指令和數(shù)據(jù)，提供高度的并行性?？梢栽趩蝹€周期中執(zhí)行兩個讀操作和一個寫操作。具有并行存儲和特定于應(yīng)用程序的指令的指令可以充分利用該架構(gòu)。此外，數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳輸。這種并行性支持一組強大的算術(shù)，邏輯和位操作操作，這些操作都可以在一個機器周期中執(zhí)行。該設(shè)備還包括管理中斷，重復(fù)操作和函數(shù)調(diào)用的控制機制。

特性

具有三個獨立的16位數(shù)據(jù)存儲器總線和一個程序存儲器總線的高級多總線架構(gòu)
40位算術(shù)邏輯單元（ALU）包括一個40位桶形移位器和兩個獨立的40位累加器
17-×17位并行乘法器耦合到一個40位專用加法器，用于非流水線單周期乘法/累積（MAC）操作
比較，選擇和存儲單元（CSSU）以進(jìn)行維特比算子的添加/比較選擇
指數(shù)編碼器以計算40的指數(shù)值單周期位累加器值
具有8個輔助寄存器和2個輔助寄存器算術(shù)單元（ARAU）的兩個地址發(fā)生器
具有總線保持器功能的數(shù)據(jù)總線
8M×16位最大可尋址外部程序空間的擴展尋址模式
128K×16位片上RAM組成：
- 8個8K×16位的塊 - 芯片雙重訪問程序/數(shù)據(jù)RAM
- 八個集團ks的8K×16位片上單次訪問程序RAM
為程序存儲器配置的16K×16位片上ROM
增強型外部并行接口（XIO2）
程序代碼的單指令重復(fù)和塊重復(fù)操作
用于更好程序和數(shù)據(jù)管理的塊存儲器移動指令
使用32位長字操作數(shù)的指令
使用兩個或三個操作數(shù)讀取的指令
使用并行存儲和并行加載的算術(shù)指令
條件存儲指令
快速從中斷返回
片上外設(shè)
- 軟件可編程等待狀態(tài)發(fā)生器和可編程存儲區(qū)切換
- 具有外部時鐘源的片上可編程鎖相環(huán)（PLL）時鐘發(fā)生器
- 一個16位定時器
- 六通道直接存儲器存取（DMA）控制器
- 三個多通道緩沖串行端口（McBSP）
- 8/16位增強型并行主機端口Inter面（HPI8 /16）
具有掉電模式的IDLE1，IDLE2和IDLE3指令的功耗控制
CLKOUT關(guān)閉控制以禁用CLKOUT
基于片上掃描的仿真邏輯，IEEE Std 1149.1（JTAG）邊界掃描邏輯^（1）
144引腳球柵陣列（BGA））（GGU后綴）
144引腳薄型四方扁平封裝（LQFP）（PGE后綴）
6.25-ns單周期定點指令執(zhí)行時間（160 MIPS）
8.33-ns單周期定點指令執(zhí)行時間（120 MIPS）
3.3-VI /O電源電壓（160和120 MIPS）
1.6V核電源電壓（160 MIPS）
1.5 V核電源電壓（120 MIPS）

^（1） IEEE標(biāo)準(zhǔn)1149.1-1990標(biāo)準(zhǔn)測試訪問端口和邊界掃描架構(gòu)。
注意：本數(shù)據(jù)手冊旨在與 TMS320C54x一起使用？ DSP功能概述（文獻(xiàn)編號SPRU307）。
TMS320C54x，TMS320是Texas Instruments的商標(biāo)。
所有商標(biāo)均為其各自所有者的財產(chǎn)。