描述 LP2996A 線性穩(wěn)壓器的設(shè)計(jì)符合 DDR-SDRAM 端接的 JEDEC SSTL-2 規(guī)范。 此器件還支持 DDR2、DDR3 和 DDR3L VTT 總線端接，VDDQ 最小值為 1.35V。 此器件包含高速運(yùn)算放大器，可提供出色的負(fù)載瞬變響應(yīng)。 輸出級可防止在 DDR-SDRAM 端接所需的應(yīng)用中提供 1.5A 連續(xù)電流和最大 3A 的瞬態(tài)峰值電流時(shí)發(fā)生直通。 LP2996A 還包含一個(gè) VSENSE 引腳（用于提供出色的負(fù)載調(diào)節(jié)），以及一個(gè) VREF 輸出（作為芯片組和 DIMM 的參考）。LP2996A 的一個(gè)附加特性是具有一個(gè)低電平有效關(guān)斷 (SD) 引腳，該引腳提供“掛起到 RAM”(STR) 功能。 當(dāng) SD 下拉時(shí)，VTT 輸出將變?yōu)槿龖B(tài)，并提供高阻抗輸出，但 VREF 將保持有效。 在此模式下，可通過較低的靜態(tài)電流獲得節(jié)能優(yōu)勢。要了解所有可用封裝，請見數(shù)據(jù)表末尾的可訂購產(chǎn)品附錄。特性 VDDQ 最小值為 1.35V 拉電流和灌電流 低輸出電壓偏移 無需外部電阻 線性拓?fù)?掛起到 RAM (STR) 功能 低外部元件數(shù) 熱關(guān)斷 -40°C 至 125°C 條件下推薦使用 LP2998/8Q 應(yīng)用 DDR1、DDR2、DDR3 和 DDR3L 端接電壓 FPGA 工業(yè)/醫(yī)療 PC SSTL-2 和 SSTL-3 端接 HSTL 端接All trademarks are the property of their respective owners.