1.引言

示波器測(cè)量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種?！袄钌秤龍D形法”又稱(chēng)波形合成法，就是將被測(cè)頻率的信號(hào)和頻率已知的標(biāo)準(zhǔn)信號(hào)分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個(gè)合成圖形，這個(gè)圖形就是李沙育圖形。李沙育圖形隨兩個(gè)輸入信號(hào)的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。

早期的模擬示波器顯示李沙育圖形的原理是將電信號(hào)轉(zhuǎn)換為光信號(hào)，核心部分是陰極射線(xiàn)示波管（CRT）。將輸入信號(hào)加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒光屏上形成亮點(diǎn)，實(shí)現(xiàn)李沙育圖形。李沙育圖形在數(shù)字示波器上顯示與在模擬示波器上顯示完全不同，輸入的兩路信號(hào)，經(jīng)采樣后變?yōu)?a target="_blank">數(shù)字信號(hào)，利用CPU做一次算法，通過(guò)運(yùn)算后的數(shù)字信號(hào)映射到液晶屏上后形成了對(duì)應(yīng)的李沙育圖形，此種顯示方法也能達(dá)到模擬示波器的效果。

該設(shè)計(jì)應(yīng)用于手持式數(shù)字示波表，主要部分由高速ADC、FPGA、ARM 7和TFT_LCD組成，由于成本原因，選用低速處理器ARM7，其主頻低于50MHz，如果采用常規(guī)設(shè)計(jì)方法，達(dá)不到模擬示波器相同的顯示效果。利用FPGA來(lái)實(shí)現(xiàn)李沙育圖形是該設(shè)計(jì)的關(guān)鍵所在。

2．FPGA設(shè)計(jì)原理

由FPGA完成李沙育圖形，核心在于利用FPGA的內(nèi)部數(shù)字邏輯單元實(shí)現(xiàn)數(shù)據(jù)的運(yùn)算與存儲(chǔ)。該系統(tǒng)主要由高速數(shù)據(jù)采集模塊、可編程邏輯器件FPGA、微處理器和液晶顯示模塊等四部分組成，其中顯示模塊由液晶屏和一塊低成本的CPLD組成。當(dāng)兩路信號(hào)分別接至A、B通道的輸入端，經(jīng)衰減、放大后輸入到數(shù)據(jù)采集模塊進(jìn)行采樣。由ADC采樣回來(lái)的信號(hào)直接送到FPGA，此時(shí)數(shù)據(jù)并不是馬上存儲(chǔ)到FPGA的內(nèi)部RAM模塊里面，而是先做一次算法處理，此算法的功能就是利應(yīng)兩路信號(hào)的數(shù)值大小，計(jì)算出在液晶屏上的對(duì)應(yīng)的被點(diǎn)亮的像素點(diǎn)的位置，而屏幕上不同的位置又對(duì)應(yīng)不同的地址，此地址作為FPGA內(nèi)部RAM的地址，用來(lái)存儲(chǔ)對(duì)應(yīng)的像素點(diǎn)是否點(diǎn)亮的信息，因此實(shí)際上RAM內(nèi)部存儲(chǔ)的數(shù)據(jù)就是一幅李沙育圖形。此數(shù)據(jù)為二進(jìn)制數(shù)據(jù)，都由邏輯信號(hào)0、1組成，0對(duì)應(yīng)該像素點(diǎn)不被點(diǎn)亮，1則表示點(diǎn)亮。ARM讀取這些數(shù)據(jù)時(shí)，RAM屏蔽寫(xiě)使能，只有當(dāng)ARM把所有的數(shù)據(jù)讀完后，RAM才被重新寫(xiě)使能?？梢钥吹?，在ARM讀取數(shù)據(jù)的期間，從A、B兩通道輸進(jìn)來(lái)的信號(hào)仍然在往FPGA里面?zhèn)魉?，為了保證數(shù)據(jù)不丟失，該設(shè)計(jì)采用了兩塊大小相同的RAM的乒乓工作模式，即ARM在讀取RAM1的數(shù)據(jù)時(shí)，RAM2用來(lái)存儲(chǔ)輸入進(jìn)來(lái)的數(shù)據(jù)，當(dāng)讀完RAM1的數(shù)據(jù)后，ARM轉(zhuǎn)到讀RAM2的數(shù)據(jù)，而由RAM1來(lái)存儲(chǔ)輸入進(jìn)來(lái)的數(shù)據(jù)。

3．李沙育圖形在FPGA內(nèi)部的實(shí)現(xiàn)

3．1 FPGA內(nèi)部算法

為了將純粹的數(shù)字信號(hào)轉(zhuǎn)化為對(duì)應(yīng)的李沙育圖形，必須從李沙育圖形的形成原理來(lái)做分析。

李沙育圖形上的每一個(gè)點(diǎn)都可以下面兩個(gè)公式來(lái)表示：

x=A lsin（ω1t+ψ1） （1）

Y=A 2sin（ω2t+ψ2） （2）

由上式可知，李沙育圖形實(shí)際上是一個(gè)質(zhì)點(diǎn)同時(shí)在x軸和Y軸上振動(dòng)形成的，其初始相差值△ψ=ψ2一ψ1，頻率比為ω2／ω1。為了在屏幕上達(dá)到顯示的效果，把實(shí)際李沙育圖形顯示區(qū)域（256*200）等分為四個(gè)象限，水平中心線(xiàn)為X軸，垂直中心線(xiàn)為Y軸。當(dāng)A、B兩通道同時(shí)輸入進(jìn)來(lái)信號(hào)以后，把A通道的數(shù)值按由小到大的順序，從左向右排列，B通道的信號(hào)則同理從下向上排列，同時(shí)進(jìn)來(lái)的一組信號(hào)共同決定了它們所對(duì)應(yīng)的在屏幕上顯示的位置，而位置對(duì)應(yīng)了FPGA內(nèi)部RAM的地址。其算法可由下面兩個(gè)公式實(shí)現(xiàn)：

ADD=Y×1 6+X／1 6 （3）

DATA=X％16　　　?。?）

在這里ADD表示RAM的地址，DATA表示相應(yīng)的RAM地址中存儲(chǔ)的數(shù)據(jù)。式（3）中Y值的大小表示在垂直方向上的位置，因?yàn)榍懊嫣岬竭^(guò)水平寬度為2 56個(gè)像素點(diǎn)，剛好對(duì)應(yīng)了1 6個(gè)1 6b i t的二進(jìn)制數(shù)據(jù)，即屏幕上的一行對(duì)應(yīng)了1 6個(gè)地址單元。Y×1 6可以表示成，Y值每加一次，地址增加1 6。X／1 6是一個(gè)除法求整數(shù)的計(jì)算，此計(jì)算結(jié)果代表了這一行的l 6個(gè)地址中，哪個(gè)地址單元將被選中，而此地址單元將用來(lái)存儲(chǔ)它所對(duì)應(yīng)的屏幕上的1 6個(gè)像素點(diǎn)的狀態(tài)信息。式（4）中X 1 6是一個(gè)求余數(shù)的運(yùn)算，此運(yùn)算結(jié)果剛好代表了在式（3）推算出來(lái)的地址對(duì)應(yīng)的1 6個(gè)像素點(diǎn)中，哪個(gè)像素點(diǎn)將會(huì)被點(diǎn)亮。上面算法是在FPGA內(nèi)部采用Verilog語(yǔ)言編程實(shí)現(xiàn)。

3．2 RAM工作狀態(tài)和設(shè)計(jì)實(shí)現(xiàn)

當(dāng)?shù)刂泛蛿?shù)據(jù)都計(jì)算出來(lái)后就可以將數(shù)據(jù)寫(xiě)入RAM模塊。在本設(shè)計(jì)中，F(xiàn) P G A內(nèi)部的工作狀態(tài)都是受ARM所控制的，因此實(shí)際上ARM就是一個(gè)調(diào)度中心，它控制著整個(gè)系統(tǒng)的工作進(jìn)程。為了保證數(shù)據(jù)的不丟失，兩塊RAM的乒乓工作模式被分成了四個(gè)狀態(tài)（A：RAM 1清零、RAM2寫(xiě)入；B：R AM 1寫(xiě)入、 RAM 2讀出；C：RAM 1寫(xiě)入、RAM2清零；D：RAM 1讀出、RAM2寫(xiě)入），根據(jù)ARM的工作情況，這兩塊RAM在這四種工作狀態(tài)中循環(huán)轉(zhuǎn)變。其狀態(tài)流程如圖1所示。從流程圖可以看到，兩塊RAM呈現(xiàn)交替的工作狀態(tài)，使數(shù)據(jù)不被丟失，保證了整體的流暢性。

在實(shí)際的設(shè)計(jì)中還有下面兩個(gè)因素需要考慮。一是由于ARM的工作速度相對(duì)于FPGA來(lái)說(shuō)慢了很多，因此在對(duì)RAM進(jìn)行有效清零的時(shí)候，并不是由ARM來(lái)完成，而是當(dāng)ARM讀完數(shù)據(jù)后，由A R M發(fā)一條清零狀態(tài)命令到FPGA，F(xiàn)PGA根據(jù)接收到的命令來(lái)執(zhí)行完成的。實(shí)際上就是把ARM與FPGA之間的控制大大簡(jiǎn)化掉，對(duì)于ARM只需要在執(zhí)行完自己的任務(wù)后，將相應(yīng)的狀態(tài)發(fā)給FPGA，而不去關(guān)心FPGA是如何完成相應(yīng)任務(wù)的；FPGA收到ARM發(fā)過(guò)來(lái)的狀態(tài)命令后，對(duì)命令進(jìn)行解讀，通過(guò)解讀出來(lái)的信息，再執(zhí)行相關(guān)的任務(wù)。

另一個(gè)問(wèn)題就是，假設(shè)當(dāng)A R M在讀取R A M 1內(nèi)的數(shù)據(jù)時(shí)，RAM2正在被寫(xiě)入數(shù)據(jù)，而ARM需要一定時(shí)間才能將所有的數(shù)據(jù)讀完。由于數(shù)據(jù)還在源源不斷的輸入，就會(huì)出現(xiàn)下面的情況：在R A M 2的同一個(gè)地址中，之前可能已經(jīng)寫(xiě)入了一個(gè)數(shù)據(jù)，而此時(shí)又要寫(xiě)入一個(gè)新的數(shù)據(jù)，如果采用直接寫(xiě)入的方式，就會(huì)把之前保留下來(lái)的數(shù)據(jù)覆蓋掉。為了協(xié)調(diào)上述矛盾，該設(shè)計(jì)采取了分時(shí)控制的工作方式，即數(shù)據(jù)寫(xiě)入模塊將地址發(fā)送到RAM時(shí)，屏蔽寫(xiě)使能，而將讀使能打開(kāi)，此時(shí)可將地址中之前存儲(chǔ)下來(lái)的數(shù)據(jù)讀出，將該數(shù)據(jù)送回到數(shù)據(jù)寫(xiě)入模塊，與新數(shù)據(jù)做一次按位或操作運(yùn)算，運(yùn)算結(jié)束后再把寫(xiě)使能打開(kāi)，將新計(jì)算結(jié)果寫(xiě)入RAM中。這樣既保證了不丟失舊數(shù)據(jù)，同時(shí)也將新數(shù)據(jù)保存了下來(lái)，實(shí)現(xiàn)了李沙育圖形的完整性。具體設(shè)計(jì)結(jié)構(gòu)圖如圖2所示。

當(dāng)一幅完整的李沙育圖形在FPGA內(nèi)部“產(chǎn)生”后，剩下顯示的工作就由ARM來(lái)完成，主要工作包括：圖形顯示和余輝設(shè)置。ARM讀取數(shù)據(jù)的時(shí)候，是從第一個(gè)地址一直讀到最后一個(gè)地址，相當(dāng)于從圖形的左下方開(kāi)始，直到右上方結(jié)束，顯示的時(shí)候也是這個(gè)道理。ARM將地址和數(shù)據(jù)依次發(fā)給CPLD，CPLD根據(jù)對(duì)應(yīng)的地址和數(shù)據(jù)來(lái)驅(qū)動(dòng)液晶屏的顯示。

3．3 余輝效應(yīng)

余輝的設(shè)計(jì)與實(shí)現(xiàn)是通過(guò)ARM的軟件處理來(lái)完成。圖形顯示區(qū)域被模擬成三層重疊的顯示層，在這三層中，各層之間相互獨(dú)立，只要有任何一層在顯示，屏幕上就能看到圖形，余輝就是根據(jù)層與層之間的切換時(shí)間來(lái)實(shí)現(xiàn)的，該切換時(shí)間是通過(guò)ARM的內(nèi)部定時(shí)中斷產(chǎn)生。如圖3所示，每次中斷時(shí)間T到來(lái)時(shí)，ARM會(huì)對(duì)下一層做清零處理，即同一層被清零的時(shí)間間隔則是3T，因此3 T就是余輝時(shí)間，即圖象在屏幕上停留的時(shí)間。ARM通過(guò)修改定時(shí)時(shí)間T，即可實(shí)現(xiàn)不同的余輝時(shí)間。在實(shí)際設(shè)計(jì)中添加了1 s、2s、5s、無(wú)限余輝和關(guān)閉，這五種選項(xiàng)供使用。無(wú)限余輝可使顯示出來(lái)的圖像一直保留在屏幕上，只可被新圖象覆蓋，而不被清除，此種顯示方式對(duì)于觀察極低頻信號(hào)十分有幫助。

4．結(jié)語(yǔ)

利用FPGA在手持式示波表上實(shí)現(xiàn)李沙育圖形，基本保證了圖象的連續(xù)性，顯示精度高，同時(shí)也具備一定的實(shí)時(shí)性，加上可變的余輝，顯示效果已經(jīng)超過(guò)了模擬示波器。該方案的設(shè)計(jì)在不影響整個(gè)示波表性能的同時(shí)，為手持式數(shù)字示波表添加了另一種測(cè)試功能，對(duì)于常規(guī)的相位和頻率測(cè)量具有極大的幫助。該方案已經(jīng)實(shí)現(xiàn)于正式產(chǎn)品中，工作良好。

責(zé)任編輯：gt