在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4 平臺(tái)
2011-10-21 16:13:51
1270 
致力于提供功率、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司（Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC）宣布推出雙通道ZL30240和單通道ZL30241時(shí)鐘發(fā)生器產(chǎn)品，用于包括通信設(shè)備、企業(yè)路由器和交換、網(wǎng)絡(luò)存儲(chǔ)設(shè)備和服務(wù)器等多種應(yīng)用。
2013-04-23 13:42:441208 針對不同類型的器件，Xilinx公司提供的全局時(shí)鐘網(wǎng)絡(luò)在數(shù)量、性能等方面略有區(qū)別，下面以Virtex-4系列芯片為例，簡單介紹FPGA全局時(shí)鐘網(wǎng)絡(luò)結(jié)構(gòu)。
2013-11-28 18:49:0012149 
的高性能時(shí)鐘發(fā)生器系列產(chǎn)品，特別針對10/25/100G應(yīng)用提供業(yè)界最高集成度的時(shí)鐘解決方案。新型Si5332時(shí)鐘系列產(chǎn)品利用Silicon Labs經(jīng)過驗(yàn)證的MultiSynth小數(shù)時(shí)鐘合成技術(shù)，提供
2017-09-26 12:24:089289 在高性能應(yīng)用中，例如通信、無線基礎(chǔ)設(shè)施、服務(wù)器、廣播視頻以及測試和測量裝置，當(dāng)系統(tǒng)集成更多功能并需要提高性能水平時(shí)，硬件設(shè)計(jì)就變得日益復(fù)雜，為系統(tǒng)提供參考時(shí)序的板級(jí)時(shí)鐘樹也走向這種趨勢。在進(jìn)行時(shí)鐘
2017-10-31 09:45:135550 
同步以太網(wǎng)是一種采用以太網(wǎng)鏈路碼流恢復(fù)時(shí)鐘的技術(shù)， 簡稱SyncE。同步以太網(wǎng)通過從串行數(shù)據(jù)碼流中恢復(fù)出發(fā)送端的時(shí)鐘，從而實(shí)現(xiàn)網(wǎng)絡(luò)時(shí)鐘同步。但SyncE不能提供時(shí)間同步。
2020-05-12 09:24:021945 
本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。 參考時(shí)鐘的模式 參考時(shí)鐘可以配置為輸入模式也可以是輸出模式，但是在運(yùn)行期間不能切換。作為
2020-11-14 11:39:1513866 
1. 時(shí)鐘介紹 在數(shù)字設(shè)計(jì)中，時(shí)鐘代表從寄存器（register）到寄存器可靠傳輸數(shù)據(jù)的時(shí)間基準(zhǔn)。Xilinx Vivado集成設(shè)計(jì)環(huán)境(IDE)時(shí)序引擎使用ClocK特征計(jì)算時(shí)序路徑要求，并通過
2020-11-29 10:51:455359 
7系列FPGA擁有豐富的時(shí)鐘資源。各種緩沖器類型、時(shí)鐘輸入管腳和時(shí)鐘連接，可以滿足許多不同的應(yīng)用需求。選擇合適的時(shí)鐘資源可以改善布線、性能和一般FPGA資源利用率。BUFGCTRL（最常用作BUFG
2022-07-22 09:40:252475 7系列FPGA時(shí)鐘資源通過專用的全局和區(qū)域I/O和時(shí)鐘資源管理符合復(fù)雜和簡單的時(shí)鐘要求。時(shí)鐘管理塊（CMT）提供時(shí)鐘頻率合成、減少偏移和抖動(dòng)過濾等功能。非時(shí)鐘資源，如本地布線，不推薦用于時(shí)鐘功能。
2022-07-28 09:07:341276 。Xilinx FPGA7系列分為全局時(shí)鐘(Global clock)和局部時(shí)鐘(Regional clock)資源。目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對時(shí)鐘的周期
2023-07-24 11:07:04655 
通過上一篇文章“時(shí)鐘管理技術(shù)”，我們了解Xilinx 7系列FPGA主要有全局時(shí)鐘、區(qū)域時(shí)鐘、時(shí)鐘管理塊（CMT）。 通過以上時(shí)鐘資源的結(jié)合，Xilinx 7系列FPGA可實(shí)現(xiàn)高性能和可靠的時(shí)鐘分配
2023-08-31 10:44:311032 
本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。
2023-09-15 09:14:261956 
新推出的精密時(shí)序主時(shí)鐘，搭配網(wǎng)關(guān)時(shí)鐘和最快速的高性能邊界時(shí)鐘，增強(qiáng)5G移動(dòng)網(wǎng)絡(luò)的相位保護(hù)。
2020-04-22 14:32:03711 學(xué)習(xí)STM32的同學(xué)知道，STM32有好多時(shí)鐘，如32.768Khz，8Mhz，被時(shí)鐘樹搞迷糊了，下面一一解析。HSE:高速外部時(shí)鐘信號(hào)(4--16Mhz常用的為8Mhz)HSI:高速內(nèi)部時(shí)鐘信號(hào)
2017-04-27 16:34:26
嗨，我想了解7系列收發(fā)器的Kintex xc7k325tffg900-2 FPGA。https://www.xilinx.com/support/documentation/user_guides
2020-05-11 08:09:08
引言： 我們在進(jìn)行FPGA原理圖和PCB設(shè)計(jì)時(shí)，都會(huì)涉及到FPGA芯片管腳定義和封裝相關(guān)信息，本文就Xilinx 7系列FPGA給出相關(guān)參考，給FPGA硬件開發(fā)人員提供使用。通過本文，可以了解到
2021-05-28 09:23:25
系列有哪些主要特性/優(yōu)勢？ Kintex UltraScale系列產(chǎn)品的主要優(yōu)勢來自于UltraScale在架構(gòu)上的重要?jiǎng)?chuàng)新，包括： o 類似ASIC時(shí)鐘功能，實(shí)現(xiàn)可擴(kuò)展性、高性能和低動(dòng)態(tài)功耗
2013-12-17 11:18:00
時(shí)鐘設(shè)備設(shè)計(jì)使用 I2C 可編程小數(shù)鎖相環(huán) (PLL)，可滿足高性能時(shí)序需求，這樣可以產(chǎn)生零 PPM（百萬分之一）合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)時(shí)鐘輸出，用于驅(qū)動(dòng)打印機(jī)、掃描儀和路由器等
2019-08-12 06:50:43
在本文中，我們將討論抖動(dòng)傳遞及其性能，以及相位噪聲測量技術(shù)的局限性。 時(shí)鐘抖動(dòng)和邊沿速率 圖1顯示了由一個(gè)通用公式表述的三種波形。該公式包括相位噪聲項(xiàng)“φ(t)”和幅度噪聲項(xiàng)“λ(t)。對評(píng)估的三個(gè)
2022-11-23 07:59:49
的主要缺點(diǎn)是，您放棄了實(shí)現(xiàn)dc、地震、音頻和更高帶寬應(yīng) 用的絕對最高可能性能所需的自定義和優(yōu)化。在急于重用和完 成設(shè)計(jì)的過程中，往往會(huì)犧牲精確性能。其容易忽略和忽視 的一個(gè)主要方面是時(shí)鐘。在本文中，我們將討論時(shí)鐘的重要性， 并為正確設(shè)計(jì)高性能轉(zhuǎn)換器提供指導(dǎo)。
2021-01-27 07:27:36
。一般的頻譜分析儀的噪底高于高性能時(shí)鐘緩沖的噪底。正確測量時(shí)鐘緩沖的相噪和附加抖動(dòng)需要專業(yè)的信號(hào)分析儀。圖5 國產(chǎn)廠商無錫有容微電子時(shí)鐘緩沖GM50101的相位噪聲測試圖圖5是國產(chǎn)廠商無錫有容微電子高性能
2022-06-08 12:54:33
時(shí)鐘設(shè)備設(shè)計(jì)使用 I2C 可編程小數(shù)鎖相環(huán) (PLL)，可滿足高性能時(shí)序需求，這樣可以產(chǎn)生零 PPM（百萬分之一）合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)時(shí)鐘輸出，用于驅(qū)動(dòng)打印機(jī)、掃描儀和路由器等
2018-08-27 09:46:58
對于廣大初次接觸STM32的讀者朋友（甚至是初次接觸ARM器件的讀者朋友）來說，在熟悉了開發(fā)環(huán)境的使用之后，往往“栽倒”在同一個(gè)問題上。這問題有個(gè)關(guān)鍵字叫：時(shí)鐘樹。眾所周知，微控制器（處理器）的運(yùn)行
2011-10-21 14:36:05
Aurix系列單片機(jī)時(shí)鐘系統(tǒng)有哪些特點(diǎn)
2024-02-04 06:48:15
，F(xiàn)PGA上的全局時(shí)鐘管腳用完了就出現(xiàn)不夠用的情況。FPGA全局時(shí)鐘約束(Xilinx版本)[hide][/hide]
2012-02-29 09:46:00
LPC1768時(shí)鐘解析：
2016-12-29 17:41:01
STM32系統(tǒng)架構(gòu)基礎(chǔ)名詞有哪些呢？STM32時(shí)鐘系統(tǒng)有哪些性能呢？
2021-12-14 07:49:07
Xilinx Virtex 4 和高性能時(shí)鐘合成器 LMX2531 來滿足 9 位 ENOB 高速數(shù)字轉(zhuǎn)換器的系統(tǒng)要求。 特性2 個(gè) GSPS 模數(shù)轉(zhuǎn)換通道大于 9 位 ENOB 超寬輸入頻率范圍面向測試和測量系統(tǒng)的低成本雙通道高速數(shù)字轉(zhuǎn)換器原型
2022-09-20 07:01:22
ZN-81CCG高性能高級(jí)維修電工技能培訓(xùn)考核裝置有什么特點(diǎn)？
2021-10-20 06:15:11
單元每個(gè)7系列的FPGA都有最高24個(gè)時(shí)鐘管理單元（CMTs），每個(gè)時(shí)鐘管理單元都包含一個(gè)混合時(shí)鐘管理（MMCM）部分和一個(gè)鎖相環(huán)（PLL）。混合模式時(shí)鐘管理器和鎖相環(huán)有很多相同的特點(diǎn)，例如都能實(shí)現(xiàn)
2016-11-01 15:52:18
我有一個(gè)關(guān)于多個(gè)Xilinx芯片時(shí)鐘的問題。我正在審查另一位數(shù)字工程師的設(shè)計(jì)。有多個(gè)機(jī)箱，每個(gè)機(jī)箱都有自己的Xilinx芯片（XC9500）。一些Xilinx芯片正在與其他芯片進(jìn)行交互。但是，每個(gè)
2019-01-09 10:41:26
基于V7的高性能PCIe信號(hào)處理板是什么？基于V7的高性能PCIe信號(hào)處理板有哪些主要功能？基于V7的高性能PCIe信號(hào)處理板有哪些應(yīng)用？
2021-06-25 06:21:15
老化效應(yīng)抖動(dòng)ClockEdge 確實(shí)是 STA 的補(bǔ)充， ClockEdge 將成為您的時(shí)鐘簽核工具。所有設(shè)備老化模型均由您的代工廠提供。作為 ClockEdge 性能的一個(gè)例子，它運(yùn)行在一個(gè)有
2022-11-04 11:08:00
個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等。
2019-10-22 06:01:34
您好請教一下 10MHz的參考時(shí)鐘clkref進(jìn)入 要使一個(gè)板子上的FPGA(Xilinx zynq 7020)和ADC(AD9211)同步，F(xiàn)PGA工作和ADC的工作頻率都是256MHz現(xiàn)在方案有
2018-08-02 09:02:02
在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4
2019-08-21 06:47:43
本文針對全方位的信號(hào)路徑系統(tǒng)中的高速全差分運(yùn)放及高頻寬14位模擬/數(shù)字轉(zhuǎn)換器的隨機(jī)及固定時(shí)鐘抖動(dòng)，具體分析、研究了超低噪聲兼時(shí)鐘抖動(dòng)濾除技術(shù)。研究選用雙級(jí)聯(lián)PLLatinum架構(gòu)，配置高性能壓控振蕩器(VCXO)，很好地實(shí)現(xiàn)了降噪和時(shí)鐘抖動(dòng)濾除的作用。
2019-07-05 07:47:46
請大神指教，fpga提供的pll有最低時(shí)鐘輸出限制，請問有pll之外的什么方式輸出高性能時(shí)鐘？
2013-08-26 10:53:39
嗨，我在級(jí)聯(lián)模式下使用Xilinx DCM（數(shù)字時(shí)鐘管理器），使用6.144 MHz時(shí)鐘生成48 kHz時(shí)鐘。但是，由于我的設(shè)計(jì)相當(dāng)大（在區(qū)域內(nèi)），這種配置無法滿足時(shí)序約束并對整個(gè)設(shè)計(jì)產(chǎn)生影響。因此
2019-03-25 14:09:18
描述適用于 GSPS 數(shù)據(jù)轉(zhuǎn)換器的低成本、高性能時(shí)鐘解決方案。此參考設(shè)計(jì)討論如何使用低噪聲頻率合成器 TRF3765 為 4 GSPS 模數(shù)轉(zhuǎn)換器 (ADC12J4000) 生成采樣時(shí)鐘。實(shí)驗(yàn)展示了
2018-08-16 06:56:42
X12XX系列實(shí)時(shí)時(shí)鐘的特點(diǎn)及應(yīng)用:
2009-05-22 13:25:24
18 系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢安森美半導(dǎo)體公司 供稿在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序
2009-12-20 09:28:0631 無線基礎(chǔ)設(shè)施、寬帶和儀器儀表應(yīng)用通常需要高性能的時(shí)鐘電路，它們主要需要時(shí)鐘的器件是高速數(shù)據(jù)轉(zhuǎn)換器。這些系統(tǒng)的時(shí)鐘電路所需的幾個(gè)關(guān)鍵性能指標(biāo)包括低相位噪聲和抖
2009-07-06 18:37:55449 
安森美時(shí)鐘管理產(chǎn)品系列增加新的時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)IC
應(yīng)用于綠色電子產(chǎn)品的首要高性能、高能效硅方案供應(yīng)商安森美半導(dǎo)體(宣布擴(kuò)充公司的時(shí)鐘驅(qū)動(dòng)器系列，推出NB7L
2010-02-01 13:42:09866 MAX3679A高性能四路輸出時(shí)鐘發(fā)生器(Maxim)
Maxim推出用于以太網(wǎng)設(shè)備的高性能、四路輸出時(shí)鐘發(fā)生器MAX3679A。器件采用低噪聲
2010-04-14 16:51:49778 討論了物理設(shè)計(jì)中時(shí)鐘網(wǎng)絡(luò)的設(shè)計(jì)技術(shù)，并以現(xiàn)有的CPU時(shí)鐘網(wǎng)絡(luò)的為例，介紹了高性能CPU的時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)技術(shù)。
2011-12-27 15:28:5646 高性能的時(shí)鐘同步系統(tǒng)是任何通信傳輸領(lǐng)域必不可少的，并且在很大程度上決定了整個(gè)傳輸系統(tǒng)的性能，可稱之為傳輸系統(tǒng)的心臟 時(shí)鐘同步系統(tǒng)是基于鎖相環(huán)路的同步原理，跟蹤一個(gè)高
2011-12-28 16:39:3941 ADI最近宣布收購Multigig,Inc.，這家小型私營企業(yè)位于加利福尼亞州圣何塞，專注于高度創(chuàng)新的高性能時(shí)鐘技術(shù)。
2012-04-18 09:19:40565 DLL在_FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用，主要說明DLL的原理，在Xilinx FPGA中是怎么實(shí)現(xiàn)的。
2015-10-28 14:25:421 當(dāng)Xilinx 7Series FPGA中，存在3種主要的時(shí)鐘網(wǎng)絡(luò)：BUFG，BUFR，BUFIO以及他們所衍生出的各種變種。那么他們有什么主要特點(diǎn)和區(qū)別呢？ BUFIO是IO時(shí)鐘網(wǎng)絡(luò)，顧名思義
2017-02-08 05:31:402048 
談到數(shù)字邏輯，談到FPGA設(shè)計(jì)，每位工程師都離不開時(shí)鐘。這里我們簡單介紹一下xilinx 7 系列中的時(shí)鐘資源。時(shí)鐘設(shè)計(jì)的好壞，直接影響到布局布線時(shí)間、timing的收斂情況，F(xiàn)PGA的時(shí)鐘
2017-02-08 05:33:31561 
1. Xilinx 時(shí)鐘資源 xilinx 時(shí)鐘資源分為兩種：全局時(shí)鐘和第二全局時(shí)鐘。 1. 全局時(shí)鐘資源 Xilinx 全局時(shí)鐘采用全銅工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，可以到達(dá)芯片內(nèi)部
2017-02-09 08:43:411315 我們知道，SERDES對參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性能數(shù)據(jù)，提出對參考時(shí)鐘的相位噪聲的具體要求。
2017-02-10 18:40:105965 
PLL），再到Virtex-6基于PLL的新型混合模式時(shí)鐘管理器MMCM（Mixed-Mode Clock Manager），實(shí)現(xiàn)了最低的抖動(dòng)和抖動(dòng)濾波，為高性能的FPGA設(shè)計(jì)提供更高性能的時(shí)鐘管理功能。
2017-02-11 09:14:011030 
現(xiàn)議價(jià)。不幸的是，相對較少信息已出現(xiàn)在晶體電路和工程師們常常把水晶電路視為一種黑色藝術(shù)，最好留給幾個(gè)熟練的從業(yè)者（見盒子），關(guān)于石英水晶。 事實(shí)上，最高性能的晶體時(shí)鐘電路要求各種復(fù)雜的考慮和微妙實(shí)現(xiàn)技術(shù)。然而，
2017-05-05 11:38:2514 時(shí)鐘設(shè)備設(shè)計(jì)使用I2C可編程小數(shù)鎖相環(huán)(PLL)，可滿足高性能時(shí)序需求，這樣可以產(chǎn)生零PPM（百萬分之一）合成誤差的頻率。高性能時(shí)鐘IC具有多個(gè)時(shí)鐘輸出，用于驅(qū)動(dòng)打印機(jī)、掃描儀和路由器等應(yīng)用系統(tǒng)的子系統(tǒng)，例如處理器、FPGA、數(shù)據(jù)轉(zhuǎn)換器等。
2017-08-30 11:04:044285 
高性能CPU的時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)
2017-10-30 15:28:5823 樹結(jié)構(gòu) 針對不同類型的器件，Xilinx公司提供的全局時(shí)鐘網(wǎng)絡(luò)在數(shù)量、性能等方面略有區(qū)別，下面以Virtex-4系列芯片為例，簡單介紹FPGA全局時(shí)鐘網(wǎng)絡(luò)結(jié)構(gòu)。
2017-11-22 07:09:368891 
作為一種高性能、低成本的線卡時(shí)鐘解決方案，LMK04800 可以實(shí)現(xiàn)傳統(tǒng)的 SDH/SONET 系統(tǒng)時(shí)鐘和分組交換網(wǎng)絡(luò)中的同步以太網(wǎng)時(shí)鐘頻率的靈活轉(zhuǎn)換，同時(shí)提供 150fs 級(jí)別的低抖動(dòng)性能，滿足
2017-11-28 16:57:565 STM32各類系列時(shí)鐘
2018-01-25 16:40:353 分享到務(wù)來管理時(shí)鐘節(jié)拍，而且采用哈希散列表機(jī)制來進(jìn)一步減少時(shí)鐘節(jié)拍處理過程所花費(fèi)的時(shí)間。本文討論μC／OS—II在時(shí)鐘節(jié)拍管理方面的不足，并介紹μC／OS—III中的高效時(shí)鐘節(jié)拍 管理機(jī)制 。
2018-04-09 11:29:001270 
目前對時(shí)鐘頻率還能代表處理器性能的話題在網(wǎng)上議論紛紛，情況有點(diǎn)復(fù)雜，自從英特爾在2008年推出睿頻加速技術(shù)能動(dòng)態(tài)、自動(dòng)地對處理器超頻后，這一技術(shù)就越來越普及了，在市場上銷售的處理器都能根據(jù)能耗
2018-04-28 16:42:567158 有些FPGA學(xué)習(xí)者，看Xilinx的Datasheet會(huì)注意到Xilinx的FPGA沒有PLL，其實(shí)DCM就是時(shí)鐘管理單元。 1、DCM概述 DCM內(nèi)部是DLL（Delay Lock Loop結(jié)構(gòu)
2018-05-25 15:43:537884 
ADI研討會(huì):高性能時(shí)鐘: 解密抖動(dòng)
2019-08-20 06:05:001656 時(shí)鐘信號(hào)是任何數(shù)字電路設(shè)計(jì)的基礎(chǔ)，而時(shí)鐘源是雷達(dá)、通信、測試儀器等電子系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵，很多電子設(shè)備和系統(tǒng)功能的實(shí)現(xiàn)都直接依賴于高性能的時(shí)鐘源。文中選擇時(shí)鐘合成器MPC92433+FPGA
2019-10-03 11:02:00981 
美國馬薩諸塞州諾伍德市 - 全球領(lǐng)先的信號(hào)處理應(yīng)用高性能半導(dǎo)體公司ADI公司今天推出了一系列時(shí)鐘IC，可滿足當(dāng)今高性能電子應(yīng)用中最嚴(yán)格的信號(hào)處理要求，如作為無線基礎(chǔ)設(shè)施收發(fā)器，儀器儀表和寬帶基礎(chǔ)設(shè)施
2019-09-15 16:52:003289 
時(shí)鐘設(shè)備設(shè)計(jì)使用I2C可編程小數(shù)鎖相環(huán)（PLL），可滿足高性能時(shí)序需求，這樣可以產(chǎn)生零PPM（百萬分之一）合成誤差的頻率。高性能時(shí)鐘IC具有多個(gè)時(shí)鐘輸出，用于驅(qū)動(dòng)打印機(jī)、掃描儀和路由器等應(yīng)用系統(tǒng)
2020-11-03 10:40:000 時(shí)鐘篇 選用全局時(shí)鐘緩沖區(qū)（BUFG）作為時(shí)鐘輸入信號(hào)，BUFG是最穩(wěn)定的時(shí)鐘輸入源，可以避免誤差。 只用一個(gè)時(shí)鐘沿來寄存數(shù)據(jù)，使用時(shí)鐘的兩個(gè)沿是不可靠的，如果時(shí)鐘沿“漂移”，就會(huì)導(dǎo)致時(shí)序錯(cuò)誤
2020-12-11 10:26:441482 Xilinx7系列FPGA包括四個(gè)FPGA系列，它們都是為最低功耗而設(shè)計(jì)的，以使一個(gè)通用設(shè)計(jì)能夠跨系列擴(kuò)展以獲得最佳的功率、性能和成本。斯巴達(dá)-7系列是7系列產(chǎn)品中密度最低、成本最低的入門級(jí)產(chǎn)品
2020-12-10 14:20:0018 本章介紹了高云半導(dǎo)體FPGA 產(chǎn)品的時(shí)鐘資源，包括專用的時(shí)鐘輸入、緩沖區(qū)和布線資源。時(shí)鐘的基礎(chǔ)設(shè)施提供了一系列低電容、低偏移互連線，非常適合承載高頻信號(hào)，最大限度地減少時(shí)鐘偏差和提高性能，可應(yīng)用于所有的時(shí)鐘信號(hào)。
2020-12-10 14:20:139 全局時(shí)鐘資源是一種專用互連網(wǎng)絡(luò)，它可以降低時(shí)鐘歪斜、占空比失真和功耗，提高抖動(dòng)容限。Xilinx的全局時(shí)鐘資源設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)CLB、IOB和BRAM的延時(shí)最小。
2020-12-29 16:59:358 源同步接口設(shè)計(jì)特別有用。7系列器件中的I/O Bank與時(shí)鐘區(qū)域的大小相同。為了理解區(qū)域時(shí)鐘是如何工作的，理解區(qū)域時(shí)鐘信號(hào)的信號(hào)路徑是很重要的。7系列設(shè)備中的區(qū)域時(shí)鐘資源和網(wǎng)絡(luò)由以下路徑和組件組成： 時(shí)鐘輸入I/O I/O時(shí)鐘緩沖器：BUFIO 區(qū)域時(shí)
2021-03-22 09:47:304631 
引言：7系列FPGA具有多個(gè)時(shí)鐘路由資源，以支持各種時(shí)鐘方案和要求，包括高扇出、短傳播延遲和極低的偏移。為了最好地利用時(shí)鐘路由資源，必須了解如何從PCB到FPGA獲取用戶時(shí)鐘，確定哪些時(shí)鐘路由資源
2021-03-22 10:16:184353 
引言：從本文開始，我們陸續(xù)介紹Xilinx 7系列FPGA的時(shí)鐘資源架構(gòu)，熟練掌握時(shí)鐘資源對于FPGA硬件設(shè)計(jì)工程師及軟件設(shè)計(jì)工程師都非常重要。本章概述7系列FPGA時(shí)鐘，比較了7系列FPGA時(shí)鐘
2021-03-22 10:25:274326 晶振是數(shù)字電路設(shè)計(jì)中非常重要的器件，時(shí)鐘的相位噪聲、頻率穩(wěn)定性等特性對產(chǎn)品性能影響很大。本文基于可編程晶振SI570，就Xilinx FPGA收發(fā)器輸入?yún)⒖?b class="flag-6" style="color: red">時(shí)鐘的硬件設(shè)計(jì)及FPGA軟件設(shè)計(jì)給出設(shè)計(jì)案例，供大家參考。
2021-04-07 12:00:443914 
AN-1576：采用AD9958 500 MSPS DDS或AD9858 1 GSPS DDS和AD9515時(shí)鐘分配IC的高性能ADC的低抖動(dòng)采樣時(shí)鐘發(fā)生器
2021-04-30 09:48:4213 從NRZ到PAM4，信號(hào)傳輸技術(shù)的變革推動(dòng)了通信和數(shù)據(jù)中心領(lǐng)域數(shù)據(jù)傳輸速率的重大飛躍，人們對于數(shù)據(jù)傳輸速率的需求正在以幾何倍數(shù)增長著。同時(shí)，高性能服務(wù)器和網(wǎng)絡(luò)基礎(chǔ)設(shè)施中對于時(shí)鐘產(chǎn)品的要求也日益嚴(yán)苛
2021-05-24 10:07:451649 時(shí)鐘設(shè)計(jì)方案在復(fù)雜的FPGA設(shè)計(jì)中，設(shè)計(jì)時(shí)鐘方案是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。設(shè)計(jì)者需要很好地掌握目標(biāo)器件所能提供的時(shí)鐘資源及它們的限制，需要了解不同設(shè)計(jì)技術(shù)之間的權(quán)衡，并且需要很好地掌握一系列設(shè)計(jì)實(shí)踐
2021-06-17 16:34:511528 
解析MSP430系統(tǒng)時(shí)鐘資源
2021-09-26 11:39:091 RTX51tiny 復(fù)雜應(yīng)用---時(shí)鐘、溫度顯示、按鍵解析
2021-11-21 13:06:0325 STM32為什么要有復(fù)雜的時(shí)鐘系統(tǒng)首先STM32 本身非常復(fù)雜，外設(shè)非常的多，但是并不是所有外設(shè)都需要系統(tǒng)時(shí)鐘這么高的頻率，比如看門狗以及 RTC 只需要幾十 k 的時(shí)鐘源即可。同一個(gè)電路，時(shí)鐘越快
2021-11-23 18:21:388 MSP432P401R時(shí)鐘系統(tǒng)MSP432的時(shí)鐘模塊(CS)，個(gè)人理解msp432最特色的功能應(yīng)該是超低功耗和高性能的組合。432系列的時(shí)鐘系統(tǒng)主要有三個(gè)方面：1、硬件時(shí)鐘–時(shí)鐘
2021-12-16 16:54:395 第二篇文章——STM32電源、復(fù)位、時(shí)鐘電源管理電源電壓調(diào)節(jié)器可編程電壓監(jiān)測器（PVD: Programmable voltage detector ）低功耗模式復(fù)位Cortex-M3的復(fù)位信號(hào)
2022-01-05 14:25:1010 HROW：水平時(shí)鐘線，從水平方向貫穿每個(gè)時(shí)鐘區(qū)域的中心區(qū)域，將時(shí)鐘區(qū)域分成上下完全一致的兩部分。全局時(shí)鐘線進(jìn)入每個(gè)時(shí)鐘區(qū)域的邏輯資源時(shí)，必須經(jīng)過水平時(shí)鐘線。
2022-06-13 10:07:261481 ?xilinx 的 FPGA 時(shí)鐘結(jié)構(gòu)，7 系列 FPGA 的時(shí)鐘結(jié)構(gòu)和前面幾個(gè)系列的時(shí)鐘結(jié)構(gòu)有了很大的區(qū)別，7系列的時(shí)鐘結(jié)構(gòu)如下圖所示。
2022-07-03 17:13:482592 什么是時(shí)鐘緩沖器（Buffer）？時(shí)鐘緩沖器（Buffer）參數(shù)解析 什么是時(shí)鐘緩沖器（Buffer）？我們先把這個(gè)概念搞清楚。 時(shí)鐘緩沖器就是常說的Clock Buffer，通常是指基于非PLL
2022-10-18 18:36:5418409 
在5G網(wǎng)絡(luò)應(yīng)用中，對于網(wǎng)絡(luò)節(jié)點(diǎn)的時(shí)鐘要求非常高，網(wǎng)絡(luò)設(shè)備需要穩(wěn)定的時(shí)鐘
2023-03-15 11:12:46900 HMC7043是一種高性能時(shí)鐘緩沖器，用于為具有并行或串行（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器分配超低相位噪聲參考。
2023-05-31 10:47:571637 。高性能時(shí)鐘芯片是電子設(shè)備不可或缺的重要元器件，在服務(wù)器、交換機(jī)、基站、醫(yī)療設(shè)備中廣泛應(yīng)用。但是，該領(lǐng)域此前一直為國外廠商所壟斷。極景微依托創(chuàng)始團(tuán)隊(duì)在超低抖動(dòng)鎖相環(huán)技術(shù)及創(chuàng)新時(shí)鐘電路方案領(lǐng)域的深厚積累，成功
2021-11-22 09:47:491792 
本章針對CW32F030C8T6的時(shí)鐘樹進(jìn)行詳細(xì)解析，續(xù)第一章啟動(dòng)文件的相關(guān)講解。
2023-08-17 11:42:22961 
如何配置SWM系列系統(tǒng)時(shí)鐘？
2023-09-18 16:35:11362 
高性能20路PCIe時(shí)鐘緩沖器新品推介SQ82100PCI-Express(PCIe)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，主要用于擴(kuò)充計(jì)算機(jī)系統(tǒng)總線數(shù)據(jù)吞吐量以及提高設(shè)備通信速度。目前服務(wù)器
2023-12-20 08:19:38240 
電子發(fā)燒友網(wǎng)站提供《RX和RA系列主時(shí)鐘電路和子時(shí)鐘電路設(shè)計(jì)指南.pdf》資料免費(fèi)下載
2024-02-19 10:20:190 國芯思辰SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯設(shè)備。SYSREF
2024-02-19 09:41:40
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論