cadence中文教程:Cadence 是一個(gè)大型的EDA 軟件它幾乎可以完成電子設(shè)計(jì)的方方面面
包括ASIC 設(shè)計(jì)FPGA 設(shè)計(jì)和PCB 板設(shè)計(jì)與眾所周知的EDA 軟件Synopsys
相比Cadence 的綜合工具略為遜色然而Cadence 在仿真電路圖設(shè)計(jì)
自動(dòng)布局布線版圖設(shè)計(jì)及驗(yàn)證等方面卻有著絕對(duì)的優(yōu)勢(shì)Cadence 與Synopsys
的結(jié)合可以說(shuō)是EDA 設(shè)計(jì)領(lǐng)域的黃金搭檔此外Cadence 公司還開(kāi)發(fā)了自
己的編程語(yǔ)言skill,并為其編寫(xiě)了編譯器由于skill 語(yǔ)言提供編程接口甚至與
C 語(yǔ)言的接口所以可以以Cadence 為平臺(tái)進(jìn)行擴(kuò)展用戶(hù)還可以開(kāi)發(fā)自己的
基于Cadence 的工具實(shí)際上整個(gè)Cadence 軟件可以理解為一個(gè)搭建在skill
語(yǔ)言平臺(tái)上的可執(zhí)行文件集所有的Cadence 工具都是用Skill 語(yǔ)言編寫(xiě)的
但同時(shí)由于Cadence 的工具太多使得Cadence 顯得有點(diǎn)凌亂這給初學(xué)者
帶來(lái)了更多的麻煩
Cadence 包含的工具較多幾乎包括了EDA 設(shè)計(jì)的方方面面本小冊(cè)子
旨在向初學(xué)者介紹Cadence 的入門(mén)知識(shí)所以不可能面面具到只能根據(jù)ASIC
設(shè)計(jì)流程介紹一些ASIC 設(shè)計(jì)者常用的工具例如仿真工具Verilog-xl,布局
布線工具Preview 和Silicon Ensemble,電路圖設(shè)計(jì)工具Composer,電路模擬工
具Analog Artist,版圖設(shè)計(jì)工具Virtuoso Layout Editor,版圖驗(yàn)證工具Dracula
最后介紹一下Skill 語(yǔ)言的編程述..................................................................................... 1
1.1 Cadence 概述................................................................................1
1.2 ASIC 設(shè)計(jì)流程.............................................................................1
第一章Cadence 使用基礎(chǔ)................................................ 5
2.1 Cadence 軟件的環(huán)境設(shè)置............................................................5
2.2 Cadence 軟件的啟動(dòng)方法........................................................... 10
2.3 庫(kù)文件的管理............................................................................. 12
2.4 文件格式的轉(zhuǎn)化......................................................................... 13
2.5 怎樣使用在線幫助..................................................................... 13
2.6 本手冊(cè)的組成............................................................................ 14
第二章Verilog-XL 的介紹............................................. 15
3. 1 環(huán)境設(shè)置................................................................................... 15
3.2 Verilog-XL 的啟動(dòng)...................................................................... 15
3.3 Verilog XL 的界面................................................................... 17
3.4 Verilog-XL 的使用示例.............................................................. 18
3.5 Verilog-XL 的有關(guān)幫助文件....................................................... 19
第四章 電路圖設(shè)計(jì)及電路模擬........................................ 21
4.1 電路圖設(shè)計(jì)工具Composer ........................................................ 21
4.1.1 設(shè)置.................................................................................. 21
4.1.2 啟動(dòng).................................................................................. 22
4.1.3 用戶(hù)界面及使用方法........................................................ 22
4.1.4 使用示例........................................................................... 24
4.1.5 相關(guān)在線幫助文檔............................................................ 24
4.2 電路模擬工具Analog Artist ...................................................... 24
4.2.1 設(shè)置.................................................................................. 24
4.2.2 啟動(dòng).................................................................................. 25
4.2.3 用戶(hù)界面及使用方法........................................................ 25
4.2.5 相關(guān)在線幫助文檔............................................................ 25
第五章 自動(dòng)布局布線....................................................... 27
5.1 Cadence 中的自動(dòng)布局布線流程................................................ 27
5.2 用AutoAbgen 進(jìn)行自動(dòng)布局布線庫(kù)設(shè)計(jì)................................... 28
第六章版圖設(shè)計(jì)及其驗(yàn)證.............................................. 30
6.1 版圖設(shè)計(jì)大師Virtuoso Layout Editor ........................................ 306.1.1 設(shè)置.................................................................................. 30
6.1.2 啟動(dòng).................................................................................. 30
6.1.3 用戶(hù)界面及使用方法........................................................ 31
6.1.4 使用示例........................................................................... 31
6.1.5 相關(guān)在線幫助文檔............................................................ 32
6.2 版圖驗(yàn)證工具Dracula ............................................................... 32
6.2.1 Dracula 使用介紹............................................................... 32
6.2.2 相關(guān)在線幫助文檔............................................................ 33
第七章 skill 語(yǔ)言程序設(shè)計(jì)............................................... 34
7.1 skill 語(yǔ)言概述............................................................................. 34
7.2 skill 語(yǔ)言的基本語(yǔ)法.................................................................. 34
7.3 Skill 語(yǔ)言的編程環(huán)境................................................................. 34
7.4 面向工具的skill 語(yǔ)言編程......................................................... 35
附錄1 技術(shù)文件及顯示文件示例..................................... 60
附錄2 Verilog-XL 實(shí)例文件.............................................. 72
1 Test_memory.v....................................................................... 72
2 SRAM256X8.v ...................................................................... 73
3 ram_sy1s_8052 ...................................................................... 79
4 TSMC 庫(kù)文件........................................................................ 84
附錄3 Dracula 命令文件.................................................359

網(wǎng)上很多教程都名不對(duì)實(shí)，這是名副其實(shí)的。