隨著芯片規(guī)模的增大和復雜度的上升，片內(nèi)信號的觀測和控制更加困難，對芯片的測試及調(diào)試的難度也在不斷上升，芯片的測試和調(diào)試問題成為制約整個行業(yè)發(fā)展的重要因素。如何合理地對數(shù)字信號處理器進行可測性設計、建立調(diào)試支持成為數(shù)字信號處理器設計的核心問題之一。

　　X—DSP是作者參與研制的一款高性能低功耗DSP。它具有高級的改進哈佛結(jié)構(gòu)，帶有專用邏輯功能的CPU，片內(nèi)存儲器，片內(nèi)外設和高度專業(yè)化的指令集。

　　本文根據(jù)X．DSP的體系結(jié)構(gòu)特點及X．DSP對測試的具體需求，提出并實現(xiàn)了包含邊界掃描設計和內(nèi)部全掃描測試技術(shù)在內(nèi)的一整套可測性設計方案。該方案充分考慮了X．DSP的內(nèi)部結(jié)構(gòu)，以IEEEl 149．1標準為基礎(chǔ)，有針對性的選擇了一系列成熟可靠的可測性技術(shù)和方法，充分利用X．DSP所具有的處理能力和CPU特有的地址、數(shù)據(jù)總線結(jié)構(gòu)，在盡量少的增加測試開銷的前提下很好的滿足了X．DSP對測試的需求。本方案采用自主設計掃描單元的方法實現(xiàn)，大大的提高了設計的靈活性，為調(diào)試與測試的接口整合提供了支持。

　　本文深入研究了X．DSP在系統(tǒng)級、指令級、硬件結(jié)構(gòu)級等不同層次上對調(diào)試的需求，在上述測試結(jié)構(gòu)的基礎(chǔ)上設計了簡潔高效的片上硬件調(diào)試結(jié)構(gòu)，以很少的調(diào)試硬件代價提供了很強的調(diào)試能力，通過掃描鏈結(jié)構(gòu)實現(xiàn)了高效的調(diào)試通信和控制通路，支持硬件設計人員對X．DSP內(nèi)部狀態(tài)的控制和觀察以及對用戶程序的調(diào)試分析，很好的滿足了X．DSP不同層次的調(diào)試需求。

　　同時本文將調(diào)試結(jié)構(gòu)、內(nèi)部掃描和邊界掃描集成在一起，使其共用測試引腳，降低了囡測試而帶來的芯片引腳開銷。

　　為了保證設計的正確性，本文最后對該結(jié)構(gòu)進行了較為完備的測試碼開發(fā)和功能驗證，驗證結(jié)果表明本文實現(xiàn)的測試與片上調(diào)試邏輯運行正確。該結(jié)構(gòu)已經(jīng)在投片后的X-DSP芯片中得到了實際應用。在投片后的驗證過程中，該結(jié)構(gòu)配合X．DSP的集成開發(fā)環(huán)境，可以實現(xiàn)用戶程序的加載、運行、調(diào)試和分析。板級調(diào)試的實際結(jié)果表明，該結(jié)構(gòu)能夠正確運行。