資料介紹
本書(shū)簡(jiǎn)要介紹了Verilog硬件描述語(yǔ)言的基礎(chǔ)知識(shí),包括語(yǔ)言的基本內(nèi)容和基本結(jié)構(gòu) ,以及利用該語(yǔ)言在各種層次上對(duì)數(shù)字系統(tǒng)的建模方法。書(shū)中列舉了大量實(shí)例,幫助讀者掌握語(yǔ)言本身和建模方法,對(duì)實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)也很有幫助。本書(shū)是Verilog HDL的初級(jí)讀本,適用于作為計(jì)算機(jī)、電子、電氣及自控等專(zhuān)業(yè)相關(guān)課程的教材,也可供有關(guān)的科研人員作為參考書(shū)。
目????? 錄
譯者序
前言
第1章?? 簡(jiǎn)介?1
1.1?? 什么是Verilog HDL??1
1.2?? 歷史?1
1.3?? 主要能力?1
第2章?? HDL指南?4
2.1?? 模塊?4
2.2?? 時(shí)延?5
2.3?? 數(shù)據(jù)流描述方式?5
2.4?? 行為描述方式?6
2.5?? 結(jié)構(gòu)化描述形式?8
2.6?? 混合設(shè)計(jì)描述方式?9
2.7?? 設(shè)計(jì)模擬?10
第3章?? Verilog語(yǔ)言要素?14
3.1?? 標(biāo)識(shí)符?14
3.2?? 注釋?14
3.3?? 格式?14
3.4?? 系統(tǒng)任務(wù)和函數(shù)?15
3.5?? 編譯指令?15
3.5.1?? `define和`undef?15
3.5.2?? `ifdef、`else 和`endif?16
3.5.3?? `default_nettype?16
3.5.4?? `include?16
3.5.5?? `resetall?16
3.5.6?? `timescale?16
3.5.7?? `unconnected_drive和
?????????? `nounconnected_drive?18
3.5.8?? `celldefine 和 `endcelldefine?18
3.6?? 值集合?18
3.6.1?? 整型數(shù)?18
3.6.2?? 實(shí)數(shù)?19
3.6.3?? 字符串?20
3.7?? 數(shù)據(jù)類(lèi)型?20
3.7.1?? 線網(wǎng)類(lèi)型?20
3.7.2?? 未說(shuō)明的線網(wǎng)?23
3.7.3?? 向量和標(biāo)量線網(wǎng)?23
3.7.4?? 寄存器類(lèi)型?23
3.8?? 參數(shù)?26
第4章?? 表達(dá)式?28
4.1?? 操作數(shù)?28
4.1.1?? 常數(shù)?28
4.1.2?? 參數(shù)?29
4.1.3?? 線網(wǎng)?29
4.1.4?? 寄存器?29
4.1.5?? 位選擇?29
4.1.6?? 部分選擇?29
4.1.7?? 存儲(chǔ)器單元?30
4.1.8?? 函數(shù)調(diào)用?30
4.2?? 操作符?30
4.2.1?? 算術(shù)操作符?31
4.2.2?? 關(guān)系操作符?33
4.2.3?? 相等關(guān)系操作符?33
4.2.4?? 邏輯操作符?34
4.2.5?? 按位操作符?35
4.2.6?? 歸約操作符?36
4.2.7?? 移位操作符?36
4.2.8?? 條件操作符?37
4.2.9?? 連接和復(fù)制操作?37
4.3?? 表達(dá)式種類(lèi)?38
第5章?? 門(mén)電平模型化?39
5.1?? 內(nèi)置基本門(mén)?39
5.2?? 多輸入門(mén)?39
5.3?? 多輸出門(mén)?41
5.4?? 三態(tài)門(mén)?41
5.5?? 上拉、下拉電阻?42
5.6?? MOS開(kāi)關(guān)?42
5.7?? 雙向開(kāi)關(guān)?44
5.8?? 門(mén)時(shí)延?44
5.9?? 實(shí)例數(shù)組?45
5.10?? 隱式線網(wǎng)?45
5.11?? 簡(jiǎn)單示例?46
5.12?? 2-4解碼器舉例?46
5.13?? 主從觸發(fā)器舉例?47
5.14?? 奇偶電路?47
第6章?? 用戶定義的原語(yǔ)?49
6.1?? UDP的定義?49
6.2?? 組合電路UDP?49
6.3?? 時(shí)序電路UDP?50
6.3.1?? 初始化狀態(tài)寄存器?50
6.3.2?? 電平觸發(fā)的時(shí)序電路UDP?50
6.3.3?? 邊沿觸發(fā)的時(shí)序電路UDP?51
6.3.4?? 邊沿觸發(fā)和電平觸發(fā)的混合行為?51
6.4?? 另一實(shí)例?52
6.5?? 表項(xiàng)匯總?52
第7章?? 數(shù)據(jù)流模型化?54
7.1?? 連續(xù)賦值語(yǔ)句?54
7.2?? 舉例?55
7.3?? 線網(wǎng)說(shuō)明賦值?55
7.4?? 時(shí)延?55
7.5?? 線網(wǎng)時(shí)延?57
7.6?? 舉例?57
7.6.1?? 主從觸發(fā)器?57
7.6.2?? 數(shù)值比較器?58
第8章?? 行為建模?59
8.1?? 過(guò)程結(jié)構(gòu)?59
8.1.1?? initial 語(yǔ)句?59
8.1.2?? always語(yǔ)句?61
8.1.3?? 兩類(lèi)語(yǔ)句在模塊中的使用?62
8.2?? 時(shí)序控制?63
8.2.1?? 時(shí)延控制?63
8.2.2?? 事件控制?64
8.3?? 語(yǔ)句塊?65
8.3.1?? 順序語(yǔ)句塊?66
8.3.2?? 并行語(yǔ)句塊?67
8.4?? 過(guò)程性賦值?68
8.4.1?? 語(yǔ)句內(nèi)部時(shí)延?69
8.4.2?? 阻塞性過(guò)程賦值?70
8.4.3?? 非阻塞性過(guò)程賦值?71
8.4.4?? 連續(xù)賦值與過(guò)程賦值的比較?72
8.5?? if 語(yǔ)句?73
8.6?? case語(yǔ)句?74
8.7?? 循環(huán)語(yǔ)句?76
8.7.1?? forever 循環(huán)語(yǔ)句?76
8.7.2?? repeat 循環(huán)語(yǔ)句?76
8.7.3?? while 循環(huán)語(yǔ)句?77
8.7.4?? for 循環(huán)語(yǔ)句?77
8.8?? 過(guò)程性連續(xù)賦值?78
8.8.1?? 賦值—重新賦值?78
8.8.2?? force與release?79
8.9?? 握手協(xié)議實(shí)例?80
第9章?? 結(jié)構(gòu)建模?83
9.1?? 模塊?83
9.2?? 端口?83
9.3?? 模塊實(shí)例語(yǔ)句?83
9.3.1?? 懸空端口?84
9.3.2?? 不同的端口長(zhǎng)度?85
9.3.3?? 模塊參數(shù)值?85
9.4?? 外部端口?87
9.5?? 舉例?89
第10章?? 其他論題?91
10.1?? 任務(wù)?91
10.1.1?? 任務(wù)定義?91
10.1.2?? 任務(wù)調(diào)用?92
10.2?? 函數(shù)?93
10.2.1?? 函數(shù)說(shuō)明部分?93
10.2.2?? 函數(shù)調(diào)用?94
10.3?? 系統(tǒng)任務(wù)和系統(tǒng)函數(shù)?95
10.3.1?? 顯示任務(wù)?95
10.3.2?? 文件輸入/輸出任務(wù)?97
10.3.3?? 時(shí)間標(biāo)度任務(wù)?99
10.3.4?? 模擬控制任務(wù)?99
10.3.5?? 定時(shí)校驗(yàn)任務(wù)?100
10.3.6?? 模擬時(shí)間函數(shù)?101
10.3.7?? 變換函數(shù)?102
10.3.8?? 概率分布函數(shù)?102
10.4?? 禁止語(yǔ)句?103
10.5?? 命名事件?104
10.6?? 結(jié)構(gòu)描述方式和行為描述方式的
????????? 混合使用?106
10.7?? 層次路徑名?107
10.8?? 共享任務(wù)和函數(shù)?108
10.9?? 值變轉(zhuǎn)儲(chǔ)文件?110
10.9.1?? 舉例?111
10.9.2?? VCD文件格式?112
10.10?? 指定程序塊?113
10.11?? 強(qiáng)度?114
10.11.1?? 驅(qū)動(dòng)強(qiáng)度?114
10.11.2?? 電荷強(qiáng)度?115
10.12?? 競(jìng)爭(zhēng)狀態(tài)?116
第11章?? 驗(yàn)證?118
11.1?? 編寫(xiě)測(cè)試驗(yàn)證程序?118
11.2?? 波形產(chǎn)生?118
11.2.1?? 值序列?118
11.2.2?? 重復(fù)模式?119
11.3?? 測(cè)試驗(yàn)證程序?qū)嵗?123
11.3.1?? 解碼器?123
11.3.2?? 觸發(fā)器?124
11.4?? 從文本文件中讀取向量?126
11.5?? 向文本文件中寫(xiě)入向量?127
11.6?? 其他實(shí)例?128
11.6.1?? 時(shí)鐘分頻器?128
11.6.2?? 階乘設(shè)計(jì)?130
11.6.3?? 時(shí)序檢測(cè)器?132
第12章?? 建模實(shí)例?136
12.1?? 簡(jiǎn)單元件建模?136
12.2?? 建模的不同方式?138
12.3?? 時(shí)延建模?139
12.4?? 條件操作建模?141
12.5?? 同步時(shí)序邏輯建模?142
12.6?? 通用移位寄存器?145
12.7?? 狀態(tài)機(jī)建模?145
12.8?? 交互狀態(tài)機(jī)?147
12.9?? Moore有限狀態(tài)機(jī)建模?150
12.10?? Mealy型有限狀態(tài)機(jī)建模?151
12.11?? 簡(jiǎn)化的21點(diǎn)程序?153
附錄?? 語(yǔ)法參考?157
參考文獻(xiàn)?172
- Verilog HDL硬件描述語(yǔ)言 11次下載
- Verilog HDL硬件描述語(yǔ)言_用戶定義的原語(yǔ) 12次下載
- Verilog HDL硬件描述語(yǔ)言_門(mén)電平模型化 18次下載
- Verilog HDL硬件描述語(yǔ)言_表達(dá)式 19次下載
- Verilog HDL硬件描述語(yǔ)言_HDL指南 18次下載
- Verilog HDL硬件描述語(yǔ)言簡(jiǎn)介 14次下載
- Verilog HDL硬件描述語(yǔ)言_Verilog語(yǔ)言要素 17次下載
- Verilog HDL硬件描述語(yǔ)言_行為建模 14次下載
- Verilog HDL硬件描述語(yǔ)言_建模實(shí)例 25次下載
- Verilog HDL硬件描述語(yǔ)言_驗(yàn)證 17次下載
- Verilog HDL硬件描述語(yǔ)言 14次下載
- Verilog HDL硬件描述語(yǔ)言_結(jié)構(gòu)建模 14次下載
- Verilog HDL硬件描述語(yǔ)言 0次下載
- Verilog HDL硬件描述語(yǔ)言 9次下載
- Verilog HDL硬件描述語(yǔ)言【書(shū)籍
- fpga用的是什么編程語(yǔ)言 fpga用什么語(yǔ)言開(kāi)發(fā) 3581次閱讀
- VHDL與Verilog硬件描述語(yǔ)言TestBench的編寫(xiě) 1778次閱讀
- 二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn) 3052次閱讀
- Verilog HDL的歷史 FPGA硬件描述語(yǔ)言設(shè)計(jì)流程 1491次閱讀
- 使用Verilog/SystemVerilog硬件描述語(yǔ)言練習(xí)數(shù)字硬件設(shè)計(jì) 1739次閱讀
- Verilog HDL和VHDL的區(qū)別 1.3w次閱讀
- 常見(jiàn)的Verilog行為級(jí)描述語(yǔ)法 1w次閱讀
- 一種基于fpga的多軸控制器,可以控制多軸電機(jī)的運(yùn)動(dòng) 6594次閱讀
- vhdl和verilog的區(qū)別_vhdl和verilog哪個(gè)好? 12.3w次閱讀
- verilog語(yǔ)言基本語(yǔ)句_verilog語(yǔ)言詞匯大全 9.5w次閱讀
- verilog語(yǔ)言與c語(yǔ)言的區(qū)別 1.2w次閱讀
- 基于FPGA的多速率卷積編碼器的設(shè)計(jì) 1474次閱讀
- Verilog HDL簡(jiǎn)明教程(part1) 1274次閱讀
- 初學(xué)者學(xué)習(xí)Verilog HDL的步驟和經(jīng)驗(yàn)技巧 3.6w次閱讀
- 一種新型帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)方案 3016次閱讀
下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1490次下載 | 免費(fèi)
- 2單片機(jī)典型實(shí)例介紹
- 18.19 MB | 92次下載 | 1 積分
- 3S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識(shí)別和講解說(shuō)明
- 4.28 MB | 18次下載 | 4 積分
- 5開(kāi)關(guān)電源原理及各功能電路詳解
- 0.38 MB | 10次下載 | 免費(fèi)
- 6基于AT89C2051/4051單片機(jī)編程器的實(shí)驗(yàn)
- 0.11 MB | 4次下載 | 免費(fèi)
- 7藍(lán)牙設(shè)備在嵌入式領(lǐng)域的廣泛應(yīng)用
- 0.63 MB | 3次下載 | 免費(fèi)
- 89天練會(huì)電子電路識(shí)圖
- 5.91 MB | 3次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專(zhuān)業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33562次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開(kāi)關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21539次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537791次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233045次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183277次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
評(píng)論