FPGA 動(dòng)態(tài)局部可重構(gòu)技術(shù)通常將系統(tǒng)劃分為固定模塊和可重構(gòu)模塊，可重構(gòu)模塊與其他模塊之間的通信都是通過(guò)使用特殊的總線宏實(shí)現(xiàn)的?？偩€宏的正確設(shè)計(jì)是實(shí)現(xiàn)FPGA 動(dòng)態(tài)局部可重構(gòu)技術(shù)的關(guān)鍵。在研究了FPGA 動(dòng)態(tài)局部可重構(gòu)技術(shù)中基于三態(tài)緩沖器（ Tri2state Buffer ，TBUF） 總線宏結(jié)構(gòu)的基礎(chǔ)上，采用Xilinx ISE FPGA Editor 可視化的方法實(shí)現(xiàn)總線宏的設(shè)計(jì)，并借助可重構(gòu)硬件平臺(tái)———XCV800 驗(yàn)證板，通過(guò)設(shè)計(jì)動(dòng)態(tài)可重構(gòu)實(shí)驗(yàn)，論證總線宏設(shè)計(jì)的正確性。

　　FPGA 動(dòng)態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進(jìn)行重新配置，配置過(guò)程中其余部分的工作不受影響。動(dòng)態(tài)局部可重構(gòu)縮短了重構(gòu)的時(shí)間，減少了系統(tǒng)重構(gòu)的開(kāi)銷，提高了系統(tǒng)的運(yùn)行效率。局部動(dòng)態(tài)可重構(gòu)技術(shù)中通常將系統(tǒng)劃分為固定模塊和可重構(gòu)模塊?？芍貥?gòu)模塊與其他模塊之間的通信（包括可重構(gòu)模塊和固定模塊之間、可重構(gòu)模塊和可重構(gòu)模塊之間） 都是由總線宏實(shí)現(xiàn)的。

　　動(dòng)態(tài)可重構(gòu)技術(shù)在FPGA 中的實(shí)現(xiàn)是Xilinx 公司首先提出的，并且提供了相應(yīng)的開(kāi)發(fā)工具和開(kāi)發(fā)流程。他們從Virtex 系列器件開(kāi)始支持動(dòng)態(tài)可重構(gòu)技術(shù)，同時(shí)他們提供了現(xiàn)成的總線宏文件給動(dòng)態(tài)可重構(gòu)系統(tǒng)開(kāi)發(fā)者使用，但是它們提供的總線宏設(shè)計(jì)與軟件版本的兼容性很差。Xilinx 提供的總線宏可能因?yàn)檐浖姹镜膯?wèn)題會(huì)無(wú)法正常使用，所以用戶需要借助正在使用的版本軟件設(shè)計(jì)總線宏，以實(shí)現(xiàn)FPGA 動(dòng)態(tài)局部可重構(gòu)設(shè)計(jì)。

　　在研究總線宏的結(jié)構(gòu)基礎(chǔ)上，采用FPGA Editor可視化的方法設(shè)計(jì)基于TBUF 的總線宏，并通過(guò)FP2GA 動(dòng)態(tài)可重構(gòu)實(shí)驗(yàn)驗(yàn)證了該方法的正確性。