介紹了基于FPGA 的電子琴的工作原理和設(shè)計(jì)過程。用Altera 公司的EP2C8Q208C8N 芯片為核心器件，通過運(yùn)用硬件編程語言VHDL 描述，在Quartus II 平臺(tái)上，實(shí)現(xiàn)了電子琴的手動(dòng)彈奏和自動(dòng)演奏功能。本系統(tǒng)主要由音頻發(fā)生模塊，鍵盤控制模塊和存儲(chǔ)器模塊組成。選擇手動(dòng)彈奏模式按鍵時(shí)，按下音符鍵后就會(huì)選通相應(yīng)的頻率輸出；選擇自動(dòng)演奏模式按鍵時(shí)，儲(chǔ)存器會(huì)將編寫好的音樂信息依次取出，去選通各個(gè)對(duì)應(yīng)的頻率輸出，實(shí)現(xiàn)自動(dòng)演奏。音頻發(fā)生器由分頻器來實(shí)現(xiàn)，可產(chǎn)生16 個(gè)頻率，這些頻率經(jīng)放大后驅(qū)動(dòng)喇叭，從而發(fā)出聲音。

　　電子琴作為音樂與科技的產(chǎn)物， 在電子化和信息化的時(shí)代， 為音樂的大眾化做出了很大的貢獻(xiàn)， 歌曲的制作大多數(shù)都要由電子琴來完成， 然后通過媒介流傳開來， 電視劇和電影的插曲、電視節(jié)目音效、甚至你的手機(jī)鈴聲，都很可能包含電子琴的身影。

　　隨著電子技術(shù)的高速發(fā)展， 由于FPGA/CPLD 具有高速、高可靠性、串并行工作方式等突出優(yōu)點(diǎn)，所以在電子設(shè)計(jì)中受到廣泛的應(yīng)用，并且它代表著未來EDA 設(shè)計(jì)的方向。FPGA/CPLD 的設(shè)計(jì)采用了高級(jí)語言， 例如VHDL 語言， AHDL 語言。從而進(jìn)一步打破了軟硬件之間的界限， 加速了產(chǎn)品的開發(fā)過程， 縮短了設(shè)計(jì)周期。所以采用FPGA/CPLD 取代傳統(tǒng)的標(biāo)準(zhǔn)集成電路、接口電路已經(jīng)成為電子技術(shù)發(fā)展的必然趨勢(shì)。

　　EDA （電子設(shè)計(jì)自動(dòng)化） 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照“自頂向下” 的設(shè)計(jì)方法， 對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分， 系統(tǒng)的關(guān)鍵電路用一片或幾片集成電路（ FPGA/CPLD） 實(shí)現(xiàn)。

　　電子琴是數(shù)字電路中的一個(gè)典型應(yīng)用。在實(shí)際的硬件設(shè)計(jì)中用到的器件非常多， 連線比較復(fù)雜，同時(shí)會(huì)產(chǎn)生比較大的延時(shí)，從而造成測(cè)量誤差較大，可靠性不好。以EDA 工具作為開發(fā)手段，運(yùn)用VHDL 硬件描述語言將使整個(gè)系統(tǒng)大大簡(jiǎn)化，提高了電子琴整體的性能和可靠性。

?