AS PS JTAG 配置方式的區(qū)別

　　AS模式： 燒到FPGA的配置芯片里保存的， FPGA器件每次上電時(shí)， 作為控制器從配置器件EPCS主動(dòng)發(fā)出讀取數(shù)據(jù)信號(hào)，從而把EPCS的數(shù)據(jù)讀入FPGA中，實(shí)現(xiàn)對(duì)FPGA的編程；

　　PS模式： EPCS作為控制器件，把FPGA當(dāng)做存儲(chǔ)器，把數(shù)據(jù)寫人到FPGA中，實(shí)現(xiàn)對(duì)FPGA的編程。該模式可以實(shí)現(xiàn)對(duì)FPGA在線可編程；

　　JTAG：直接燒到FPGA里面的，由于是SRAM，斷電后要重?zé)?/p>

　　.pof 文件可以通過AS方式下載（保證byteblasterII/usb blaster 連接正確）；

　　.sof 文件或者轉(zhuǎn)換的.jic 可以通過JTAG方式下載。

　　1.FPGA器件有三類配置下載方式： 主動(dòng)配置方式（AS）和被動(dòng)配置方式（PS）和最常用的（JTAG）配置方式。

　　AS 由FPGA器件引導(dǎo)配置操作過程，它控制著外部存儲(chǔ)器和初始化過程， EPCS系列。 如EPCS1，EPCS4配置器件專供AS模式，目前只支持 Cyclone 系列。使用Altera 串行配置器件來完成。Cyclone 期間處于主動(dòng)地位，配置期間處于從屬地位。配置數(shù)據(jù)通過DATA0引腳送入 FPGA。配置數(shù)據(jù)被同步在DCLK輸入上， 1 個(gè)時(shí)鐘周期傳送1 位數(shù)據(jù)。

　　PS 則由外部計(jì)算機(jī)或控制器控制配置過程。通過加強(qiáng)型配置器件（ EPC16，EPC8，EPC4）等配置器件來完成，在PS配置期間，配置數(shù)據(jù)從外部儲(chǔ)存部件，通過DATA0引腳送入FPGA。配置數(shù)據(jù)在DCLK上升沿鎖存， 1 個(gè)時(shí)鐘周期傳送1 位數(shù)據(jù)。

　　JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn)， 主要用于芯片測(cè)試等功能， 使用IEEE Std 1149.1 聯(lián)合邊界掃描接口引腳，支持JAM STAPL標(biāo)準(zhǔn)，可以使用Altera 下載電纜或主控器來完成。
?