電子設(shè)備的組裝設(shè)計(jì)就必須考慮信號(hào)完整性的設(shè)計(jì)與實(shí)現(xiàn)問題，在模擬電路中，由于采用的是單頻或窄頻帶信號(hào)，實(shí)現(xiàn)電路功能最關(guān)心的是信噪比，通常不需要討論信號(hào)波形和波形畸變。但是，在數(shù)字電路中實(shí)現(xiàn)電路功能的方式發(fā)生了根本性的變化：采用的信號(hào)為周期脈沖，工作的方式是突發(fā)性的，邏輯關(guān)系成為核心，需要嚴(yán)格保證時(shí)間間隔和時(shí)序關(guān)系。于是，就提出了保證信號(hào)完整性的設(shè)計(jì)要求。

　　一般可以認(rèn)為信號(hào)完整性應(yīng)該包括如下幾點(diǎn)含義：信號(hào)的波形畸變應(yīng)該控制在一定的范圍之內(nèi)，信號(hào)流的時(shí)序圖能滿足邏輯要求，在突發(fā)狀態(tài)下信號(hào)的產(chǎn)生與傳輸過程平穩(wěn)。信號(hào)完整性的破壞主要來源于兩個(gè)原因，首先是由于外界干擾，特別是傳導(dǎo)通道的干擾包括傳輸通道阻抗失配造成的反射影響，破壞了原來的波形;其次，數(shù)字信號(hào)在傳播時(shí)會(huì)自然地發(fā)生頻譜分散效應(yīng)，改變了原來的波形。

　　當(dāng)時(shí)鐘頻率比較高時(shí)，例如時(shí)鐘達(dá)到10MHz以上或脈沖的邊沿時(shí)間達(dá)到1ns以下時(shí)，我們會(huì)發(fā)現(xiàn)將信號(hào)傳輸?shù)筋A(yù)想的地方并不很容易，有許多因素會(huì)影響信號(hào)完整性問題，其中包括抖動(dòng)、延遲、地電位彈跳、反射、串?dāng)_、開關(guān)噪聲、電源失配、衰減、脈沖展寬、時(shí)序混亂等問題。

　　信號(hào)完整性問題總是要涉及信號(hào)的整個(gè)過程，因此，信號(hào)完整性保證需要整個(gè)信號(hào)工作的物理環(huán)境來實(shí)現(xiàn)。為此，有必要建立信號(hào)完整性系統(tǒng)模型。信號(hào)完整性系統(tǒng)模型應(yīng)該包括完整信號(hào)源、信號(hào)的物理協(xié)調(diào)通道、信號(hào)完整接收三個(gè)部分。