討論了 VHDL 語言在 EDA 中的諸多優(yōu)點，結(jié)合定時/計數(shù)接口芯片的開發(fā)實例，討論了ISP技術(shù)在電子設(shè)計自動化中的應(yīng)用。同時給出了實例的具體例程和時序仿真波形。
在計算機控制系統(tǒng)中，經(jīng)常用到可編程接口芯片完成控制系統(tǒng)I/O 接口。這類芯片基本都是完成單一功能接口，如果控制系統(tǒng)比較復雜，系統(tǒng)設(shè)計的硬件開銷較大。另外給系統(tǒng)的開發(fā)過程無形之中帶來較大的工作量。隨著在系統(tǒng)可編程技術(shù) (in system programmable，ISP)及其isPLD 芯片的發(fā)展，使得電子產(chǎn)品的實現(xiàn)手段發(fā)生了根本性的變化，代表了電子設(shè)計領(lǐng)域的發(fā)展方向：在設(shè)計方法上，從“電路設(shè)計—硬件搭試—焊接”的傳統(tǒng)方式到“功能設(shè)計—軟件模擬—下載”的電子設(shè)計自動化(EDA)模式，大大縮短了開發(fā)周期和人力物力，在器件使用上，也由分立元件、中小規(guī)模標準芯片過渡到可編程邏輯器件。采用先進的ISP 技術(shù)可以快速方便地在一片PLD 上開發(fā)實現(xiàn)某種功能的專用集成電路(ASIC),使系統(tǒng)達到最簡，同時具有體小量輕、功耗小、速度高(邏輯硬件執(zhí)行一個操作只需若干級的器件延遲)等特點，并且由于PLD 芯片可重復編程使用(高達上千次)，使得設(shè)計風險幾乎為零。本文采用VHDL 語言開發(fā)計算機中的接口芯片，由于占用PLD 資源很少，完全可以嵌入到PLD 中與其它系統(tǒng)資源共用同一個PLD。由于篇幅有限，本文只介紹8253 其中的三種工作方式的實現(xiàn)方法。