Characterization fo Cdv_dt Induced Power Loss in Synchronous Buck DC-DC Converters:Synchronous buck converter是最流行的拓?fù)鋵?duì)VRs (voltage regulators).在這種拓?fù)渲?續(xù)流Schottky二極管用一個(gè)功率MOS來替代.這會(huì)使傳導(dǎo)LOSS在很大程度上減少,但是也會(huì)帶來新問題和對(duì)器件的要求.一個(gè)經(jīng)常討論的問題是所謂C*dv/dt導(dǎo)致用作同步整流的開關(guān)LOSS. C*dv/dt會(huì)導(dǎo)致MOS的開通,在體二極管恢復(fù)時(shí).MOS上增長的電壓通過D,G間電容會(huì)導(dǎo)致一個(gè)門極電壓產(chǎn)生.感應(yīng)的電壓可能會(huì)短時(shí)間開通FET.Vds電壓和電流的交疊會(huì)導(dǎo)致額外的LOSS. C*dv/dt的問題由于牽涉到Vds的斜率(由許多因數(shù)決定)而變得復(fù)雜,另外也和MOSFET特征(極間電容,內(nèi)部門極電阻,門檻電壓,體二極管特征,封裝特征),以及驅(qū)動(dòng)能力,LAYOUT有關(guān).本文首先基于詳細(xì)的器件特征,LOSS模型,in-circuit測試來量化C*dv/dt導(dǎo)致的LOSS,然后通過一個(gè)簡單而實(shí)用的方法來實(shí)驗(yàn)證明之.結(jié)果顯示C*dv/dt很大程度上依賴于開關(guān)頻率,輸入電壓,負(fù)載條件等.結(jié)果也指出C*dv/dt導(dǎo)致FET開通的好處----減少同步FET Vds的振鈴(由體二極管反身恢復(fù)及寄生電感引起).FET封裝的寄生電感以及體二極管反向恢復(fù)必須最小化,為了允許優(yōu)化設(shè)計(jì)silicon(with high C*dv/dt immunity)而最大化電路效率,并且不會(huì)產(chǎn)生過多的振鈴發(fā)生.