人們撰寫了大量文章來闡述如何端接PCB走線特性阻抗以避免信號反射。但是，妥善運用傳輸線路技術(shù)的時機尚未說清楚。
　　下面總結(jié)了針對邏輯信號的一條成熟的適用性指導(dǎo)方針。
　　當(dāng)PCB走線單向傳播延時等于或大于施加信號上升/下降時間（以最快邊沿為準(zhǔn)）時端接傳輸線路特性阻抗。例如，在Er = 4.0介電質(zhì)上2英寸微帶線的延時約270 ps。嚴(yán)格貫徹上述規(guī)則，只要信號上升時間不到~500 ps，端接是適當(dāng)?shù)摹?br /> 　　更保守的規(guī)則是使用2英寸（PCB走線長度）/納秒（上升/下降時間）規(guī)則。如果信號走線超過此走線長度/速度準(zhǔn)則，則應(yīng)使用端接。例如，如果高速邏輯上升/下降時間為5 ns，PCB走線等于或大于10英寸（其中測量長度包括曲折線），就應(yīng)端接其特性阻抗。
　　在模擬域內(nèi)，必須注意，運算放大器和其他電路也應(yīng)同樣適用這條2英寸/納秒指導(dǎo)方針，以確定是否需要傳輸線路技術(shù)。例如，如果放大器必須輸出最大頻率fmax，則等效上升時間tr和這個fmax相關(guān)。這個限制上升時間tr可計算如下：
　　tr=0.35/fmax 等式1
　　然后將tr乘以2英寸/納秒來計算最大PCB走線長度。例如，最大頻率100 MHz對應(yīng)于3.5 ns的上升時間，所以載送此信號的7英寸或以上走線應(yīng)視為傳輸線路。
　　PCB板上受控阻抗走線的設(shè)計
　　在受控阻抗設(shè)計中，可以采用多種走線幾何形狀，既可與PCB布局圖合二為一，也可與其相結(jié)合。在下面的討論中，基本模式遵循IPC標(biāo)準(zhǔn)2141A的規(guī)定。請注意，下面的圖示中將使用術(shù)語“接地層”。需要了解的是，該接地層實際上是一個大面積、低阻抗的參考層。在實踐中，可能是一個接地層或電源層，假定二者的交流電位均為零。
　　首先是簡單的平面上布線形式的傳輸線路，也稱微帶線。圖1所示為橫截面視圖。這類傳輸線路可能是實驗板中使用的信號線。其構(gòu)成非常簡單，一條分立的絕緣線以固定間距分布于接地層上。介電質(zhì)既可能是線材的絕緣層，也可能是該絕緣層與空氣的結(jié)合體。
　　
　　圖1：一種阻抗既定的微帶線傳輸線路由一條分布于接地層的絕緣線形成
　　該線路的阻抗（單位：歐姆）可以用等式2估算。其中，D為導(dǎo)體直徑，H為線材在接地層上的間距，εr為介電常數(shù)。
　　?等式2
　　對于與PCB相融合的圖形，有多種幾何模型可供選擇，分為單端和差分兩類。這些在IPC標(biāo)準(zhǔn)2141A（見參考文獻1）中有詳細(xì)說明，這里對兩個常見示例略加說明。
　　在開始進行任何基于PCB傳輸線路設(shè)計時，必須知道，有大量的等式都聲稱適用于此類設(shè)計。此時，一個極其重要的問題就是，“哪些等式是精確的呢？”不幸的 是，沒有一個等式是完全精確的！所有現(xiàn)有等式都是近似值，因而，其精度不盡相同，取決于具體情況。最知名也是引用最多的是參考文獻1中給出的等式，但是， 即使這些等式也存在一些應(yīng)用問題。