本文將描述Cortex-M0設(shè)備的內(nèi)存映射和內(nèi)存訪(fǎng)問(wèn)行為。該處理器有一個(gè)固定的存儲(chǔ)映射，它可以提供高達(dá)4GB的可尋址內(nèi)存。存儲(chǔ)映射圖如下： 該處理器為處理器核外設(shè)寄存器保留了PPB地址范圍，關(guān)于Cortex-M0處理器以及核外設(shè)的內(nèi)容見(jiàn) 1、存儲(chǔ)區(qū)、類(lèi)型和屬性 存儲(chǔ)映射被分成多個(gè)區(qū)，每個(gè)區(qū)都有其存儲(chǔ)類(lèi)型，有些區(qū)還有附加屬性。存儲(chǔ)類(lèi)型及附加屬性決定了如何訪(fǎng)問(wèn)該存儲(chǔ)區(qū)。 儲(chǔ)存類(lèi)型是下列幾種： 普通型(Normal) 為了提高效率、或執(zhí)行預(yù)測(cè)讀，處理器可以對(duì)該類(lèi)型存儲(chǔ)器的存取操作進(jìn)行重排序。 設(shè)備型（Device） 該類(lèi)型存儲(chǔ)器與設(shè)備型或強(qiáng)順序型存儲(chǔ)器之間的存取操作，處理器將保持其順序。 強(qiáng)順序型（Strongly-ordered） 任何與該類(lèi)型存儲(chǔ)器相關(guān)的存取操作，處理器將保持其順序。 對(duì)于設(shè)備型和強(qiáng)順序型存儲(chǔ)器的不同順序要求，意味著存儲(chǔ)系統(tǒng)可以將一個(gè)寫(xiě)操作緩存到一個(gè)設(shè)備型存儲(chǔ)器中，但是不能緩存到一個(gè)強(qiáng)順序型的存儲(chǔ)器中。附加屬性有： 可共享(ShaSharreableeable) 對(duì)于可共享的存儲(chǔ)區(qū)，在多總線(xiàn)主設(shè)備系統(tǒng)中，存儲(chǔ)系統(tǒng)可提供主設(shè)備之間的數(shù)據(jù)同步，例如某個(gè)帶有DMA控制器的處理器。 強(qiáng)順序型存儲(chǔ)器都具有可共享屬性。 如果多個(gè)總線(xiàn)主設(shè)備訪(fǎng)問(wèn)一個(gè)不可分享的存儲(chǔ)區(qū)域，必須通過(guò)軟件來(lái)保證多個(gè)總線(xiàn)主設(shè)備之間的數(shù)據(jù)一致性。 注意：僅當(dāng)處理器在共享存儲(chǔ)器的多處理器系統(tǒng)中時(shí)，該屬性才有關(guān)系。 不可執(zhí)行(XN) 處理器將阻止不可執(zhí)行存儲(chǔ)區(qū)指令的執(zhí)行。如果從一個(gè)不可執(zhí)行存儲(chǔ)區(qū)取指令并執(zhí)行，將會(huì)產(chǎn)生一個(gè)硬故障。 2、存儲(chǔ)系統(tǒng)的訪(fǎng)問(wèn)順序 對(duì)于多數(shù)顯式的存取指令所產(chǎn)生的存儲(chǔ)器訪(fǎng)問(wèn)，存儲(chǔ)系統(tǒng)不能保證指令的順序與實(shí)際操作的順序是一致的，而且對(duì)指令的重排序并不會(huì)影響到指令序列的行為結(jié)果。通常，如果正確的程序執(zhí)行要求兩次內(nèi)存訪(fǎng)問(wèn)必須按程序的順序來(lái)完成，那么軟件必須在內(nèi)存訪(fǎng)問(wèn)指令之間插入一個(gè)存儲(chǔ)隔離指令，相關(guān)內(nèi)容見(jiàn)第2-16頁(yè)存儲(chǔ)訪(fǎng)問(wèn)的軟件排序。 然而，存儲(chǔ)系統(tǒng)能夠保證訪(fǎng)問(wèn)設(shè)備和強(qiáng)順序存儲(chǔ)區(qū)的順序。對(duì)于兩個(gè)存儲(chǔ)訪(fǎng)問(wèn)指令A(yù)1和A2，如果A1在A(yíng)2程序之前發(fā)生，則存儲(chǔ)訪(fǎng)問(wèn)順序是： 其中： - 表示存儲(chǔ)系統(tǒng)不能保證訪(fǎng)問(wèn)的順序。 3、存儲(chǔ)訪(fǎng)問(wèn)行為 對(duì)內(nèi)存映射中每個(gè)區(qū)的訪(fǎng)問(wèn)行為是： 表1、存儲(chǔ)訪(fǎng)問(wèn)行為 a、關(guān)于存儲(chǔ)區(qū)、類(lèi)型和附加屬性，可見(jiàn)上文。 其中Code、SRAM和externalRAM區(qū)可以存放程序。 關(guān)于Cache和可共享存儲(chǔ)區(qū)的訪(fǎng)問(wèn)限制 當(dāng)一個(gè)系統(tǒng)包含Cache或可共享存儲(chǔ)區(qū)時(shí)，一些存儲(chǔ)區(qū)有額外的訪(fǎng)問(wèn)限制，有些區(qū)被再次細(xì)分，如表2所示： 表2、存儲(chǔ)區(qū)的可共享性和緩存策略 a、更多關(guān)于存儲(chǔ)區(qū)、類(lèi)型和屬性的內(nèi)容見(jiàn)上文。 b、WT=寫(xiě)通方式，沒(méi)有寫(xiě)分配。WBWA=寫(xiě)回方式，寫(xiě)分配。更多內(nèi)容見(jiàn)詞匯表(Glossary)。 4、軟件對(duì)存儲(chǔ)訪(fǎng)問(wèn)排序 指令在程序中的順序并不能始終夠保證相應(yīng)存儲(chǔ)操作處理的順序。這是由于：?處理器可對(duì)一些存儲(chǔ)訪(fǎng)問(wèn)進(jìn)行重排列，以提高效率，只要不影響指令順序的行為。 ? 內(nèi)存映射中的存儲(chǔ)器或設(shè)備可能有不同的等待狀態(tài)。 ? 有一些存儲(chǔ)訪(fǎng)問(wèn)被緩沖或是預(yù)測(cè)執(zhí)行的。 上文中存儲(chǔ)系統(tǒng)內(nèi)存訪(fǎng)問(wèn)順序的內(nèi)容描述了存儲(chǔ)系統(tǒng)如何保證存儲(chǔ)訪(fǎng)問(wèn)順序的情況。此外，如果存儲(chǔ)訪(fǎng)問(wèn)的順序很重要，那么軟件必須包括存儲(chǔ)隔離指令來(lái)保證所希望的順序。處理器提供以下存儲(chǔ)隔離指令： DMB 數(shù)據(jù)存儲(chǔ)隔離指令，確保DMB之前所有顯式存儲(chǔ)訪(fǎng)問(wèn)完成之后，其后的存儲(chǔ)訪(fǎng)問(wèn)才可以開(kāi)始執(zhí)行。DMB的內(nèi)容見(jiàn)下文。 DSB 數(shù)據(jù)同步隔離指令，當(dāng)DSB之前所有的顯式存儲(chǔ)訪(fǎng)問(wèn)完成之后，其后的指令才可以開(kāi)始執(zhí)行。見(jiàn)下文的DSB指令。 ISB