近來翻了翻uC/OS-II官網(wǎng)給出來的ARM7-ARM9移植手冊(cè)（AN-104），分析了在ARM中移植的問題，想想從來沒有認(rèn)真的學(xué)習(xí)過ARM的匯編，趁著這個(gè)機(jī)會(huì)復(fù)習(xí)復(fù)習(xí)吧。其實(shí)底層的東西才是創(chuàng)造力的心臟。 其中的移植代碼中存在的很多問題比如中斷的關(guān)閉和開啟，任務(wù)級(jí)別的情景切換，中斷到任務(wù)的情景切換都是我們?cè)谄綍r(shí)移植中講到，我也不在此強(qiáng)調(diào)了。在官網(wǎng)中提供的移植過程中存在異常處理機(jī)制，這個(gè)本不是在移植過程中考慮的，但是文檔中確實(shí)提供了一個(gè)比較好的處理方式。我在此對(duì)這一段時(shí)間的學(xué)習(xí)做一個(gè)總結(jié)。 首先需要了解ARM的異常處理機(jī)制，異常是每一種處理器都必須考慮的問題之一，關(guān)鍵在于如何讓處理，返回地址在什么位置都是需要考慮的，ARM中支持7種異常，其中包括復(fù)位、未定義指令異常、軟中斷異常、預(yù)取指令中止、數(shù)據(jù)中止、IRQ、IFQ。每一種異常運(yùn)行在特定的處理器模式下。我在此逐一的分析。 一般異常發(fā)生后，CPU都會(huì)進(jìn)行一系列的操作，這些操作有一部分是CPU自動(dòng)完成，有一部分是需要我們程序員完成。 首先說明CPU會(huì)自動(dòng)完成的部分，用ARM結(jié)構(gòu)手冊(cè)中的代碼描述如下： R14_ = return link //這個(gè)可以參看寄存器的說明，兩個(gè)作用 SPSR_ = CPSR CPSR[4:0] = exception mode number CPSR[5] = 0 ; //AEM指令 If ==Reset or Fiq then //只有在復(fù)位和FIQ模式下才會(huì)關(guān)閉FIQ中斷 CPSR[6] = 1 ; CPSR[7] = 1 ; //任何異常模式下都會(huì)關(guān)閉IRQ中斷 PC = exception vector address 從上面的代碼中我們可以發(fā)現(xiàn)CPU自動(dòng)處理的過程包括如下： 1、拷貝CPSR到SPSR_ 2、設(shè)置適當(dāng)?shù)腃PSR位： 改變處理器狀態(tài)進(jìn)入ARM狀態(tài)；改變處理器模式進(jìn)入相應(yīng)的異常模式；設(shè)置中斷禁止位禁止相應(yīng)中斷。 3、更新LR_，這個(gè)寄存器中保存的是異常返回時(shí)的鏈接地址 4、設(shè)置PC到相應(yīng)的異常向量 以上的操作都是CPU自動(dòng)完成，異常的向量表如下： 返回地址問題 異常的返回地址也是需要我們注意的地方，不同的異常模式返回地址也是存在差異的，這主要是因?yàn)楦鞣N異常產(chǎn)生的機(jī)理存在差別所導(dǎo)致的。這樣我們的需要在異常進(jìn)入處理函數(shù)之前或者在返回時(shí)調(diào)整返回地址，一般采用進(jìn)入異常處理函數(shù)前進(jìn)行手動(dòng)調(diào)整。下面每一種異常R14保存的值都給了出來，其中也包含了CPU自動(dòng)處理的部分，根據(jù)保存的R14就可以知道怎樣實(shí)現(xiàn)地址的返回。 復(fù)位異常： 可以看出該模式下的先對(duì)來說返回地址也比較簡(jiǎn)單，不需要做太多的描述。 未定義的指令異常： 返回的方式也比較簡(jiǎn)單： MOVS PC, R14 軟中斷異常： 返回的方式也比較簡(jiǎn)單： MOVS PC, R14 預(yù)取指令中止異常： 返回需要做下面的調(diào)整： SUBS PC, R14, #4 數(shù)據(jù)中止 返回地址需要做下面的調(diào)整： 如果需要重新訪問數(shù)據(jù)則： SUBS PC, R14, #8 如果不需要重新訪問數(shù)據(jù)則： SUBS PC, R14, #4 IRQ中斷的處理過程： 返回地址需要做下面的調(diào)整： SUBS PC,R14,#4 IFQ中斷： 返回地址需要做下面的調(diào)整： SUBS PC, R14 ,#4 從上面的代碼可以知道，對(duì)于每一種異常，保存的返回地址都是不一樣的，一般都需要我們手動(dòng)的跳轉(zhuǎn)，當(dāng)然調(diào)整的時(shí)機(jī)也需要我們選擇，是在進(jìn)入處理前跳轉(zhuǎn)還是返回時(shí)調(diào)整都是需要我們程序員控制的。 在ARM Developer Suite Developer Guide中對(duì)ARM處理器的異常處理操作提供能更加詳細(xì)的解釋，每一種異常下的處理方式如下文描述： 異常返回時(shí)另一個(gè)非常重要的問題是返回地址的確定，在前面曾提到進(jìn)入異常時(shí)處理器會(huì)有一個(gè)保存LR 的動(dòng)作，但是該保存值并不一定是正確的返回地址，下面以一個(gè)簡(jiǎn)單的指令執(zhí)行流水狀態(tài)圖來對(duì)此加以說明。 我們知道在ARM 架構(gòu)里，PC值指向當(dāng)前執(zhí)行指令的地址加8處，也就是說， 當(dāng)執(zhí)行指令A(yù)（地址0x8000）時(shí)，PC 等于指令C 的地址（0x8008）。假如指令A(yù) 是“BL”指令，則當(dāng)執(zhí)行該指令時(shí)，會(huì)把PC（=0x8008）保存到LR 寄存器里面，但是接下去處理器會(huì)馬上對(duì)LR 進(jìn)行一個(gè)自動(dòng)的調(diào)整動(dòng)作：LR=LR-0x4。這樣，最終保存在 LR 里面的是 B 指令的地址，所以當(dāng)從 BL 返回時(shí)，LR 里面正好是正確的返回地址。同樣的調(diào)整機(jī)制在所有LR自動(dòng)保存操作中都存在，比如進(jìn)入中斷響應(yīng)時(shí)，處理器所做的LR 保存中，也進(jìn)行了一次自動(dòng)調(diào)整，并且調(diào)整動(dòng)作都是LR=LR-0x4。 下面，我們對(duì)不同類型的異常的返回地址依次進(jìn)行說明：