CIP-51TM 微控制器核
1.1.1 與8051 完全兼容
C8051F04x 系列器件采用Silicon Lab 的專(zhuān)利CIP-51 微控制器內(nèi)核。CIP-51 與MCS-51TM 指令集
完全兼容，可以使用標(biāo)準(zhǔn)803x/805x 的匯編器和編譯器進(jìn)行軟件開(kāi)發(fā)。CIP-51 內(nèi)核具有標(biāo)準(zhǔn)8052
的所有外設(shè)部件，包括5 個(gè)16 位的計(jì)數(shù)器/定時(shí)器、兩個(gè)全雙工UART、256 字節(jié)內(nèi)部RAM、128
字節(jié)特殊功能寄存器（SFR）地址空間及8/4 個(gè)8 位寬的I/O 端口。
1.1.2 速度提高
CIP-51 采用流水線(xiàn)結(jié)構(gòu)，與標(biāo)準(zhǔn)的8051 結(jié)構(gòu)相比指令執(zhí)行速度有很大的提高。在標(biāo)準(zhǔn)8051 中，
除MUL 和DIV 以外所有指令都需要12 或24 個(gè)系統(tǒng)時(shí)鐘周期，最大系統(tǒng)時(shí)鐘頻率為12-24MHz。
而對(duì)于CIP-51 內(nèi)核，70%的指令的執(zhí)行時(shí)間為1 或2 個(gè)系統(tǒng)時(shí)鐘周期，只有4 條指令的執(zhí)行時(shí)間大
于4 個(gè)系統(tǒng)時(shí)鐘周期。

表1.1 產(chǎn)品選擇指南
MIPS(峰值)
FLASH 存儲(chǔ)器
RAM
外部存儲(chǔ)器接口
SMBus/I2C 和SPI
CAN
UART
定時(shí)器(16 位)
可編程計(jì)數(shù)器陣列
數(shù)字端口I/O
12 位100ksps ADC 輸入
10 位100ksps ADC 輸入
8 位500ksps ADC 輸入
高電壓差分放大器 電壓基準(zhǔn) 溫度傳感器
DAC 分辨率（位）DAC 輸出? 電壓比較器? 封裝
C8051F040 25 64kB 4352 √ √ √ 2 5 √ 64 √ - 8 √ √ √ 12 2 3 100TQFP
C8051F041 25 64kB 4352 √ √ √ 2 5 √ 32 √ - 8 √ √ √ 12 2 3 64TQFP
C8051F042 25 64kB 4352 √ √ √ 2 5 √ 64 - √ 8 √ √ √ 12 2 3 100TQFP
C8051F043 25 64kB 4352 √ √ √ 2 5 √ 32 - √ 8 √ √ √ 12 2 3 64TQFP
C8051F044 25 64kB 4352 √ √ √ 2 5 √ 64 - √ √ √ √ 3 100TQFP
C8051F045 25 64kB 4352 √ √ √ 2 5 √ 32 - √ √ √ √ 3 64TQFP
C8051F046 25 32kB 4352 √ √ √ 2 5 √ 64 - √ √ √ √ 3 100TQFP
C8051F047 25 32kB 4352 √ √ √ 2 5 √ 32 - √ √ √ √ 3 64TQFP