計(jì)算機(jī)系統(tǒng)的硬件體系結(jié)構(gòu)已進(jìn)入一個(gè)并行化的時(shí)代，共享存儲(chǔ)系統(tǒng)上多核、眾核微處理器正得到廣泛應(yīng)用，分布式存儲(chǔ)系統(tǒng)上包含的并行處理節(jié)點(diǎn)數(shù)量越來(lái)越多，結(jié)構(gòu)也越來(lái)越復(fù)雜．硬件體系結(jié)構(gòu)上的并行化發(fā)展趨勢(shì)帶來(lái)兩個(gè)顯著問(wèn)題：（1）如何讓軟件設(shè)計(jì)充分發(fā)掘硬件的并行處理能力，從而提高系統(tǒng)的性能；（2）在系統(tǒng)硬件規(guī)模不斷擴(kuò)大、復(fù)雜度越來(lái)越高的情況下，如何保證系統(tǒng)的可靠性．

　　任務(wù)并行程序設(shè)計(jì)模型已成為并行程序設(shè)計(jì)的主流，其通過(guò)發(fā)掘任務(wù)并行性來(lái)提高并行計(jì)算機(jī)的系統(tǒng)性能，提出一種支持容錯(cuò)的任務(wù)并行程序設(shè)計(jì)模型，將容錯(cuò)技術(shù)融入到任務(wù)并行程序設(shè)計(jì)模型中，在保證性能的同時(shí)提高系統(tǒng)可靠性．該模型以任務(wù)為調(diào)度、執(zhí)行、錯(cuò)誤檢測(cè)與恢復(fù)的基本單位，在應(yīng)用級(jí)實(shí)現(xiàn)容錯(cuò)支持．采用一種Buffer-Commit計(jì)算模型支持瞬時(shí)錯(cuò)誤的檢測(cè)與恢復(fù)；采用應(yīng)用級(jí)無(wú)盤檢查點(diǎn)實(shí)現(xiàn)節(jié)點(diǎn)故障類型永久錯(cuò)誤的恢復(fù)；采用一種支持容錯(cuò)的工作竊取任務(wù)調(diào)度策略獲得動(dòng)態(tài)負(fù)載均衡，實(shí)驗(yàn)結(jié)果表明，該模型以較低的性能開銷提供了對(duì)硬件錯(cuò)誤的容錯(cuò)支持．