CN0238 對于需要更少帶寬、更高雜散性能和更低功耗的應(yīng)用，可使用ADA4927-1/ ADA4927-2或 ADA4938-1/ ADA4938-2。ADA4927-1帶寬為2.3 GHz，僅使用20 mA的電流，而ADA4938-1帶寬為1.0 GHz，使用37 mA的電流。 對于需要更低分辨率的應(yīng)用，8位、500 MSPS AD9484與AD9434引腳兼容。AD9484在250 MHz模擬輸入頻率下的SNR為47 dBFS。 對于需要更低采樣速率的應(yīng)用，12位、170 MSPS/210 MSPS/250 MSPSAD9230是與AD9434引腳兼容的ADC，且具有大致相同的動(dòng)態(tài)性能。 對于需要數(shù)字預(yù)失真(DPD)觀測的應(yīng)用，也可考慮12位、500 MSPSAD6641該產(chǎn)品具有片內(nèi)16k × 12位FIFO。 此電路使用經(jīng)過修改的AD9434-500EBZ電路板和HSC-ADC-EVALCZFPGA數(shù)據(jù)采集板。這兩片板具有對接高速連接器，可以快速完成設(shè)置并評估電路性能。經(jīng)過修改的AD9434-500EBZ板包含依照本筆記所述進(jìn)行評估的電路，HSC-ADC-EVALCZ數(shù)據(jù)采集板配合Visual Analog評估軟件和SPI控制器軟件使用，以正確控制ADC并采集數(shù)據(jù)。AD9434-500EBZ板的原理圖、BOM和布局請參見用戶指南UG-290。CN-0238設(shè)計(jì)支持包中的“readme.txt”文件(www.analog.com/CN0238-DesignSupport)說明了對標(biāo)準(zhǔn)AD9434-500EBZ板做出的修改。應(yīng)用筆記AN-835詳細(xì)說明了如何設(shè)置硬件和軟件，以運(yùn)行本電路筆記所述的測試。 該電路接受單端輸入并使用寬帶寬(3 GHz) M/A-COM ECT1- 1-13M 1:1變壓器將其轉(zhuǎn)換為差分信號。5 GHzADA4960-1差分放大器的差分輸入阻抗為10 kΩ。通過選擇外部增益設(shè)置電阻RG，增益可在0 dB至18 dB范圍內(nèi)調(diào)整。差分輸出阻抗為150 Ω。 ADA4960-1是AD9434的理想驅(qū)動(dòng)器，通過低通濾波器可在ADC中實(shí)現(xiàn)全差分架構(gòu)，提供良好的高頻共模抑制，同時(shí)將二階失真產(chǎn)物降至最低。ADA4960-1根據(jù)外部增益電阻提供0 dB至18 dB的增益。此電路中，使用3.4 dB增益補(bǔ)償濾波器網(wǎng)絡(luò)(1.1 dB)和變壓器(0.1 dB)的插入損耗，從而提供2.3 dB的總信號增益。約5.4 dBm的輸入信號在ADC輸入端產(chǎn)生滿量程1.5 V p-p差分信號。 抗混疊濾波器是采用標(biāo)準(zhǔn)濾波器設(shè)計(jì)程序設(shè)計(jì)出的三階巴特沃茲濾波器。選擇巴特沃茲濾波器是因?yàn)樗谕◣?nèi)具有平坦響應(yīng)。三階濾波器產(chǎn)生1.05的交流噪聲帶寬比，可借助多種免費(fèi)濾波器程序進(jìn)行設(shè)計(jì)，例如Nuhertz Technologies Filter Free (hwww.nuhertz/filter)或Quite Universal Circuit Simulator (Qucs) Free Simulation (www.qucs.sourceforge.net)。 為了實(shí)現(xiàn)最佳性能，ADA4960-1應(yīng)載入100 Ω的凈差分負(fù)載。5 Ω串聯(lián)電阻將濾波器電容與放大器輸出隔離開，62 Ω電阻與下游阻抗并聯(lián)，當(dāng)加入10 Ω串聯(lián)電阻時(shí)可產(chǎn)生101 Ω的凈負(fù)載阻抗。 5 Ω電阻與ADC輸入串聯(lián)，將內(nèi)部開關(guān)瞬變與濾波器和放大器隔離開。511 Ω電阻與ADC并聯(lián)，用于降低ADC的輸入阻抗，使性能更具可預(yù)測性。 三階巴特沃茲濾波器采用70 Ω的源阻抗、338 Ω的負(fù)載阻抗和360 MHz的3 dB帶寬設(shè)計(jì)而成。程序計(jì)算出的值如圖2所示。 圖2. 三階差分巴特沃茲濾波器設(shè)計(jì)，ZS = 70 Ω，ZL = 338 Ω，F(xiàn)C = 360 MHz ? 為濾波器無源元件選擇的值是最接近程序生成值的標(biāo)準(zhǔn)值。 將ADC的內(nèi)部1.3 pF電容從第二分流電容值(10.01 pF)減去，獲得值8.71 pF。本電路中，該電容使用兩個(gè)18 pF接地電容來實(shí)現(xiàn)，如圖1所示。這樣既能提供相同的濾波效應(yīng)，又能得到一定的交流共模抑制。 表1總結(jié)了系統(tǒng)的測量性能，其中3 dB帶寬為290 MHz。網(wǎng)絡(luò)的總插入損耗約為1.1 dB。圖3所示為帶寬響應(yīng)；圖4所示為SNR和SFDR性能。 ?Performance Specs @ 1.5V p-p Fs ?Final Results ?Cutoff Frequency (-3 db) ?290 MHz ?Pass-Band Flatness (6MHz to 200MHz) ?1 dB ?SNRFS @ 140MHz ?64.1 dBFS ?SFDR @ 140MHz ?70.4 dBc ?H2/H3 @ 140MHz ?85.0 dBc/70.4 dBc ?Overall Gain @ 10MHz ?2.3 dB ?Input Drive @ 10MHz ?5.4 dBm 圖3. 通帶平坦度性能與頻率的關(guān)系 ? 圖4. SNR/SFDR性能與頻率的關(guān)系 ? 濾波器和接口設(shè)計(jì)程序 為實(shí)現(xiàn)最佳性能（帶寬、SNR、SFDR等），放大器和ADC應(yīng)對一般電路形成一定設(shè)計(jì)限制： 放大器應(yīng)參考數(shù)據(jù)手冊推薦的正確直流負(fù)載，以獲得最佳性能。 放大器與濾波器的負(fù)載間必須使用正確數(shù)量的串聯(lián)電阻。這是為了防止通帶內(nèi)的不需要的峰值。 ADC的輸入應(yīng)通過外部并聯(lián)電阻降低，并使用正確串聯(lián)電阻將ADC與濾波器隔離開。此串聯(lián)電阻也會減少峰值。 圖5所示的一般電路適用于大多數(shù)高速差分放大器/ADC接口，將作為本文的討論基礎(chǔ)。此設(shè)計(jì)方法傾向于利用大多數(shù)高速ADC的相對較高輸入阻抗和驅(qū)動(dòng)源（放大器）的相對較低阻抗，將濾波器的插入損耗降至最低。 圖5. 采用低通濾波器的一般差分放大器/ADC接口 ? 基本設(shè)計(jì)流程如下： 選擇外部ADC端接電阻RTADC，使得RTADC與RADC的并聯(lián)組合介于200 Ω和400 Ω之間 根據(jù)經(jīng)驗(yàn)和/或ADC數(shù)據(jù)手冊建議選擇RKB，通常介于5 Ω和36 Ω之間。 使用下式計(jì)算濾波器負(fù)載阻抗： ZAAFL = RTADC || (RADC + 2RKB) S選擇放大器外部串聯(lián)電阻RA。如果放大器差分輸出阻抗在100 Ω至200 Ω范圍內(nèi)，RA應(yīng)小于10 Ω。如果放大器輸出阻抗為12 Ω或更低，RA應(yīng)介于5 Ω和36 Ω之間。 選擇RTAMP，使放大器獲得的總負(fù)載ZAL最適合通過以下公式選擇的特定差分放大器： ZAL = 2RA + (ZAAFL || 2RTAMP) 計(jì)算濾波器源阻抗 ZAAFS = 2RTAMP || (ZO + 2RA) 使用濾波器設(shè)計(jì)程序或表，利用源阻抗、負(fù)載阻抗、ZAAFS和ZAAFL、濾波器類型、帶寬、階次等設(shè)計(jì)濾波器。帶寬比采樣速率的一半高出約40%，以確保直流至fs/2頻率范圍內(nèi)的平坦度。 內(nèi)部ADC電容CADC應(yīng)從程序生成的最終分流電容值減去。程序?qū)⒔o出差分分流電容值CSHUNT2。最終共模分流電容為： 經(jīng)過上述初步計(jì)算，應(yīng)了解電路的下列項(xiàng)目。 CAAF2值應(yīng)至少為10 pF，比CADC大數(shù)倍。這樣可將濾波器對CADC波動(dòng)的敏感度降至最低。 ZAAFL與ZAAFS之比不應(yīng)高于約7，使濾波器在大多數(shù)濾波器表和設(shè)計(jì)程序的限值內(nèi) CAAF1值應(yīng)至少為5 pF，以盡可能降低對寄生電容和元件波動(dòng)的敏感度。 電感LAAF應(yīng)為合理值，至少為數(shù)nH。 在某些情況下，濾波器設(shè)計(jì)程序可提供一個(gè)以上獨(dú)特解決方案，特別是對于更高階濾波器。應(yīng)始終選擇采用最合理元件值組合的解決方案。另外應(yīng)選擇結(jié)束于分流電容的配置，以便分流電容與ADC輸入電容組合。 電路優(yōu)化技術(shù)和權(quán)衡 本接口電路內(nèi)的參數(shù)具有高互動(dòng)性；因此優(yōu)化電路的所有關(guān)鍵規(guī)格（帶寬、帶寬平坦度、SNR、SFDR、增益等）幾乎不可能。不過，通過變更RA和RKB，可以最大程度地減少通常發(fā)生于帶寬響應(yīng)內(nèi)的尖峰。 通帶內(nèi)的尖峰隨輸出串聯(lián)電阻RA值增加而降低。然而，此電阻值增加時(shí)，信號衰減也會增加，放大器必須驅(qū)動(dòng)更大信號才能填充ADC的滿量程輸入范圍。 RA值也會影響SNR性能。更大值在降低帶寬峰化的同時(shí)傾向略微提高SNR，因?yàn)轵?qū)動(dòng)ADC滿量程需要更高信號電平。 ADC輸入端的RKB串聯(lián)電阻應(yīng)選擇為盡量減少任何殘余電荷注入（從ADC內(nèi)部采樣電容）造成的失真。增加此電阻也傾向減小帶內(nèi)尖峰。 不過，增加RKB會增加信號衰減，因此放大器必須驅(qū)動(dòng)更大信號才能填充ADC的輸入范圍。 優(yōu)化通帶平坦度的另一方法是略微變更濾波器分流電容CAAF2。 ADC輸入端接電阻RTADC通常應(yīng)選擇為使凈ADC輸入阻抗介于200 Ω和400 Ω之間。降低該電阻可減少ADC輸入電容的效應(yīng)并穩(wěn)定濾波器設(shè)計(jì)，但會增加電路的插入損耗。提高該值也會減小峰值。 上述因素的權(quán)衡可能有些困難。本設(shè)計(jì)中，每個(gè)參數(shù)權(quán)重相等；因此所選值代表了所有設(shè)計(jì)特征的接口性能。某些設(shè)計(jì)中，可根據(jù)系統(tǒng)要求選擇不同值，以優(yōu)化SFDR、SNR或輸入驅(qū)動(dòng)電平。 請注意，本設(shè)計(jì)中的信號與0.1 μF電容進(jìn)行交流耦合，以阻擋放大器、其端接電阻和ADC輸入之間的共模電壓。共模電壓的詳情請參見AD9434數(shù)據(jù)手冊。 無源元件和PCB寄生考慮因素 該電路或任何高速電路的性能都高度依賴于適當(dāng)?shù)腜CB布局，包括但不限于電源旁路、受控阻抗線路（如需要）、元件布局、信號布線以及電源層和接地層。高速ADC和放大器PCB布局的詳情請參見教程MT-031和 教程MT-101。 低寄生表面貼裝電容、電感和電阻應(yīng)用于濾波器內(nèi)的無源元件。所選電感來自Coilcraft 0603CS系列。濾波器所用表面貼裝電容的穩(wěn)定性和精度是5%、C0G、0402型。 系統(tǒng)的完整文檔請參見CN-0238設(shè)計(jì)支持包(www.analog.com/ CN0238-DesignSupport)。 CN0238 采用抗混疊濾波器的高性能、12位、500 MSPS寬帶接收機(jī) 圖1所示電路是基于超低噪聲差分放大器驅(qū)動(dòng)器ADA4960-1和12位、500 MSPS模數(shù)轉(zhuǎn)換器AD9434的寬帶接收機(jī)前端。 三階巴特沃茲抗混疊濾波器基于放大器和ADC的性能和接口要求而優(yōu)化。由濾波器網(wǎng)絡(luò)、變壓器和其他阻性元件引起的總插入損耗僅為1.2 dB。 整體電路帶寬為290 MHz，通帶平坦度為1 dB。在140 MHz模擬輸入下測得的SNR和SFDR分別為64.1 dBFS和70.4 dBc。 圖1. 12位、500 MSPS寬帶接收機(jī)前端（原理示意圖：未顯示所有連接和去耦）增益、損耗和信號電平10 MHz下測得值 ? cn0238 CN0238 | circuit note and reference circuit info 采用抗混疊濾波器的高性能、12位、500 MSPS寬帶接收機(jī) | Analog Devices

圖1所示電路是基于超低噪聲差分放大器驅(qū)動(dòng)器

12位、500MSPS寬帶接收器

抗混疊濾波器

低失真差分驅(qū)動(dòng)器

輸入為140MHz時(shí)，SNR為64dB

輸入為140MHz時(shí)，SFDR為70dB

(analog)