MSI中斷簡介和生成方法

Xilinx PCIE IP中MSI中斷相關(guān)的地址如下圖1所示，如果想要成功產(chǎn)生中斷，MSI Control, Message Address (Low...

2024-02-25 標(biāo)簽：fpga中斷msi 3028 0

漫談AMBA總線-AXI4協(xié)議的基本介紹

本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解，是因為這個協(xié)議在SoC、IC設(shè)計中應(yīng)用比較廣泛。

2024-01-17 標(biāo)簽：數(shù)據(jù)傳輸總線AMBA 2556 0

如何用XSCT通過APB接口來讀GT的寄存器

在debug GT的時候，有時候需要讀出一些寄存器來分析。這篇文章介紹一種通過AXI4 Lite或者APB3接口從XSCT來讀Versla GT的寄存器的方法。

2023-12-08 標(biāo)簽：寄存器接口總線 871 0

解讀AXI總線系統(tǒng)中的多交易操作應(yīng)用

AXI協(xié)議定義了5個獨立的通道，每個通道通過VALID和READY信號完成握手機制。 五個通道分別為：讀地址通道、讀數(shù)據(jù)通道、寫地址通道、寫數(shù)據(jù)通道和寫...

2023-12-06 標(biāo)簽：總線系統(tǒng)AXI 2402 0

XILINX FPGA IP之AXI Traffic Generator

AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列（流量）。它根據(jù)IP的...

2023-11-23 標(biāo)簽：fpga寄存器接口 2824 0

Xilinx FPGA IP之Block Memory Generator AXI接口說明

之前的文章對Block Memory Generator的原生接口做了說明和仿真，本文對AXI接口進行說明。

2023-11-14 標(biāo)簽：fpga接口Xilinx 2114 0

AXI的控制和數(shù)據(jù)通道分離

AXI的控制和數(shù)據(jù)通道分離，可以帶來很多好處。地址和控制信息相對數(shù)據(jù)的相位獨立，可以先發(fā)地址，然后再是數(shù)據(jù)，這樣自然而然的支持顯著操作，也就是outst...

2023-10-31 標(biāo)簽：數(shù)據(jù)總線通道 1117 0

AXI數(shù)據(jù)傳輸讀寫數(shù)據(jù)結(jié)構(gòu)

在 AXI 數(shù)據(jù)傳輸過程中，主要涉及到 ?窄位寬數(shù)據(jù)傳輸（Narrow Transfer） ?非對齊傳輸（Unaligned Transfer） ?混合...

2023-10-31 標(biāo)簽：數(shù)據(jù)傳輸總線數(shù)據(jù)結(jié)構(gòu) 1757 0

AXI總線：讀寫地址結(jié)構(gòu)

在整個傳輸事務(wù)過程中，主機首先將接下來 burst 傳輸?shù)目刂菩畔⒁约皵?shù)據(jù)首個字節(jié)的地址傳輸給從機，這個地址被稱為起始地址。 在本次 burst 后續(xù)傳...

2023-10-31 標(biāo)簽：數(shù)據(jù)結(jié)構(gòu)總線 1205 0

valid與ready信號有哪三種情況

valid與ready信號分三種情況： （1）valid信號先到達 主機valid信號早早就到了，T2時刻并沒有見到接收方的ready信號。只能在T3時...

2023-10-31 標(biāo)簽：信號總線AXI 2252 0

AXI傳輸數(shù)據(jù)的過程

以AXI4為例，有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP核中，經(jīng)常見到AXI總線接口，AXI總線又分為三...

2023-10-31 標(biāo)簽：模塊數(shù)據(jù)傳輸總線 1251 0

Zynq系列處理器中AXI接口的使用

Zynq系列處理器包含了ARM和FPGA,與ARM處理器+FPGA這種兩個處理器相比最大的特點就是兩種結(jié)構(gòu)的數(shù)據(jù)交互在芯片內(nèi)部進行。既節(jié)約了接口，有提升...

2023-10-17 標(biāo)簽：處理器fpga接口 1310 0

FPGA內(nèi)部接口設(shè)計

在FPGA設(shè)計中，我們通常采用的都是“自頂向下”的設(shè)計方法，即現(xiàn)有頂層設(shè)計，再有細節(jié)設(shè)計。比如先有整個項目的功能框圖、數(shù)據(jù)流程圖等，然后再細分功能到一級...

2023-09-07 標(biāo)簽：fpgaFPGA設(shè)計接口 920 0

基于FPGA的DDR3讀寫測試

本文介紹一個FPGA開源項目：DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實現(xiàn)讀寫操作。

2023-09-01 標(biāo)簽：fpga控制器DDR3 1829 0

AXI VIP當(dāng)作master時如何使用

??AXI接口雖然經(jīng)常使用，很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP，可以當(dāng)做AXI的master、pass ...

2023-07-27 標(biāo)簽：接口參數(shù)AXI 1297 0

STM32總線架構(gòu)講解

在說總線架構(gòu)之前，要了解一些知識點，AMBA是什么、總線、矩陣的作用，了解了這些才能明白總線為何這樣走，為何要有矩陣。

2023-07-24 標(biāo)簽：STM32總線矩陣 2932 0

Zynq UltraScale+RFSoC的AXI CDMA Linux用戶空間示例

本文將為您演示如何創(chuàng)建?AXI CDMA Linux?用戶空間示例應(yīng)用

2023-07-07 標(biāo)簽：LinuxZynqAXI 887 0