完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1660個(gè) 瀏覽:122266次 帖子:5351個(gè)
Xilinx vivado下通常的視頻流設(shè)計(jì),都采用Vid In to axi4 stream --> VDMA write --> MM ...
基于FPGA實(shí)現(xiàn)的自定義浮點(diǎn)數(shù)
基于FPGA實(shí)現(xiàn)各種設(shè)計(jì)的首要前提是理解并掌握數(shù)字的表示方法,計(jì)算機(jī)中的數(shù)字表示方法有兩種:定點(diǎn)數(shù)表示法和浮點(diǎn)數(shù)表示方法。
2022-10-10 標(biāo)簽:fpgaXilinx計(jì)算機(jī) 1514 0
使用AXI VIP的幾個(gè)關(guān)鍵步驟及常見功能
AXI總線在FPGA設(shè)計(jì)中使用越來(lái)越頻繁,但初學(xué)的同學(xué)經(jīng)常會(huì)因?yàn)閷?duì)協(xié)議的理解不夠深入,寫出來(lái)的代碼經(jīng)常會(huì)出現(xiàn)死鎖等問題,對(duì)FPGA設(shè)計(jì)與調(diào)試帶來(lái)很多不必...
系統(tǒng)架構(gòu)確定,下一步就是FPGA與各組成器件之間互聯(lián)的問題了。通常來(lái)說,CPU和FPGA的互聯(lián)接口,主要取決兩個(gè)要素。
以AMD-Xilinx FPGA為例,不同的制程工藝下針對(duì)用戶的各種需求,會(huì)規(guī)劃有多個(gè)產(chǎn)品系列,其中集成不同功能、不同性能的功能模塊,因此我們按照功能模...
FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存...
Xilinx Zynq系統(tǒng)如何實(shí)現(xiàn)IEEE1588協(xié)議
IEEE1588/PTP 協(xié)議是實(shí)時(shí)工業(yè)軟件的一個(gè)重要的協(xié)議,本博文討論該協(xié)議在Xilinx Zynq 系統(tǒng)·上如何實(shí)現(xiàn)IEEE1588 協(xié)議。
一個(gè)板子下來(lái),3-6種時(shí)鐘需求常見,不同的頻率,不同的電平標(biāo)準(zhǔn)。硬件工程師做設(shè)計(jì),不同板卡,各種設(shè)計(jì)混合在一塊,庫(kù)房有10多種晶振,時(shí)鐘驅(qū)動(dòng)芯片,時(shí)鐘P...
筆者經(jīng)歷過一個(gè)項(xiàng)目,整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右,有點(diǎn)過高了,功耗過高則會(huì)造成發(fā)熱量增大,溫度高最常見的問題就...
不同的用戶可能需要不同容量的RAM來(lái)構(gòu)建他們的特定應(yīng)用。所以FGPA底層的RAM基塊大小就是一個(gè)有意思的話題。如果太大,則不夠靈活,難以滿足小容量的應(yīng)用...
V4L2是Video for Linux2的簡(jiǎn)稱,為L(zhǎng)inux中關(guān)于視頻設(shè)備的內(nèi)核驅(qū)動(dòng)。在Linux中,視頻設(shè)備是設(shè)備文件,可以像訪問普通文件一樣對(duì)其進(jìn)行讀寫。
全面講解FFT在Xilinx FPGA上的實(shí)現(xiàn)
Vivado的FFT IP核支持多通道輸入(Number of Channels)和實(shí)時(shí)更改FFT的點(diǎn)數(shù)(Run Time Configurable T...
2022-09-07 標(biāo)簽:fpgaXilinx數(shù)字信號(hào)處理 5226 0
對(duì)于AMD Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后為了統(tǒng)一將HLS集成到Vitis里了,集成之...
大多數(shù)差分躍遷都是通過電容。P和N路徑相互耦合,增加了電容。許多躍遷在寬頻帶上具有與集總電容相同的頻率響應(yīng)。通過設(shè)計(jì),增加電感可以抵消這種過剩。
Xilinx SRL16E如何實(shí)現(xiàn)16移位寄存器
在做FPGA的開發(fā)過程中經(jīng)常會(huì)使用到移位寄存器,一般我們使用移位寄存器的目的都是為了將某個(gè)信號(hào)進(jìn)行打拍,使得時(shí)序符合我們的需求。
如何使用 AXI Interrupt Controller完成含超16次中斷的布線
本文主要講解在 PL 中從 IP 核到 PS 之間需要完成含超 16 次中斷的布線的情況下,該如何使用 AXI Interrupt Controller...
SpinalHDL運(yùn)行VCS+Vivado相關(guān)仿真
本篇文章來(lái)源于微信群中的網(wǎng)友,分享下在SpinalHDL里如何絲滑的運(yùn)行VCS跑Vivado相關(guān)仿真。自此仿真設(shè)計(jì)一體化不是問題。
Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求
FPGA收發(fā)器GTX/GTH參考時(shí)鐘接口提供兩種連接方式:LVDS(如圖1所示)和LVPECL(如圖2所示)。我們?cè)谶x擇晶振時(shí),至少要支持其中一種接口輸...
使用ZCU102開發(fā)板運(yùn)行xdpdma例程
本文來(lái)自AMD Xilinx實(shí)習(xí)生Shaoyi Chen及其同學(xué)Leslie Xu, 本教程將使用ZCU102開發(fā)板運(yùn)行xdpdma例程,程序可以在顯示...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |