完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1660個(gè) 瀏覽:122269次 帖子:5351個(gè)
Vision Components公司是智能相機(jī)領(lǐng)域的卓越企業(yè)之一。在1995年推出了VC11智能相機(jī),該智能相機(jī)是第一款適用工業(yè)應(yīng)用的智能相機(jī),將全新...
賽靈思7系列FPGA產(chǎn)品通過采用新的工藝和新的架構(gòu)方式,成功將產(chǎn)品的功耗顯著降低。7系列FPGA產(chǎn)品的實(shí)測(cè)功耗與上一代產(chǎn)品相比,降低了約一半。采用臺(tái)積電...
Vivado環(huán)境下如何在IP Integrator中正確使用HLS IP
介紹如何設(shè)計(jì)HLS IP,并且在IP Integrator中使用它來作一個(gè)設(shè)計(jì)——這里生成兩個(gè)HLS blocks的IP,并且在一個(gè)FFT(Xilinx...
FPGA設(shè)計(jì)中為什么自適應(yīng)均衡器是收發(fā)器設(shè)計(jì)關(guān)鍵的兩大原因
在,大家都認(rèn)為串行鏈路的構(gòu)建難度大,尤其是對(duì)10Gb以上的系統(tǒng),您必須解決系統(tǒng)中的插入損耗,反射串?dāng)_以及各種噪聲,賽靈思剛好可以彌補(bǔ)您提到的這些缺陷。
利用 AccelDSP 和 System Generator for DSP? 加快 FPGA 設(shè)計(jì)
此次為期30分鐘的視頻演示介紹了 Xilinx 提供的 DSP 設(shè)計(jì)工具。我們從帶有浮點(diǎn) MATLAB? 算法的 AccelDSP? 著手,并且與測(cè)試平...
FDRE代表一個(gè)單D型觸發(fā)器,含的有五個(gè)信號(hào)分別為: 數(shù)據(jù)(data,D)、時(shí)鐘使能(Clock enable,CE)、時(shí)鐘(Clock)、同步復(fù)位(...
Xilin新推出小型產(chǎn)品的Artix-7 FPGA,我們將向大家講解:Artix-7 DSP性能演示。
Xilinx Floating-Point 浮點(diǎn)IP加減法的仿真驗(yàn)證案例
作者:OpenSLee 1、float IP的創(chuàng)建 搜索float雙擊Floating-point 1 Operation Selection 我們這里...
比較 Xilinx? Virtex?-7FPGA GTH收發(fā)器和Altera Stratix V GX收發(fā)器的均衡能力
設(shè)計(jì)人員呼吁提升10G+ 芯片到芯片和背板性能, 依賴接收機(jī)均衡來補(bǔ)償信號(hào)失真。觀看視頻, 并排比較 Xilinx? Virtex?-7 FPGA GT...
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電,所消耗的功率也最高。每一次新工藝的出現(xiàn),都會(huì)產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時(shí)鐘...
想想買保險(xiǎn)產(chǎn)品的時(shí)候,各種產(chǎn)品選的是頭暈眼花,腦子里整天就想著對(duì)比兩個(gè)字??臻g應(yīng)用首要考慮的因素就是可靠性,要保險(xiǎn)的產(chǎn)品,而不僅僅是給產(chǎn)品買保險(xiǎn),所以更...
Xilinx DDR3控制器接口帶寬利用率測(cè)試(三)
描述:在此項(xiàng)測(cè)試中,每個(gè)Bank只訪問一次,接著依次訪問其它Bank。DDR3有限制在一定時(shí)間內(nèi)可以輸入的Bank打開指令個(gè)數(shù),即在一定時(shí)間內(nèi)只允許輸入...
利用FPGA設(shè)計(jì)工具減少設(shè)計(jì)周期時(shí)間和降低風(fēng)險(xiǎn)
推出的FPGA設(shè)計(jì)工具集搭配Zynq UltraScale+ RFSoC會(huì)提供所有生產(chǎn)用的IP以及一些通用功能的IP庫,用戶在搭建自己設(shè)計(jì)時(shí)可以用到。這...
Vivado使用技巧分享:OOC綜合技術(shù)運(yùn)行流程
創(chuàng)建綜合運(yùn)行 一個(gè)“運(yùn)行(run)”是指定義和配置設(shè)計(jì)在綜合過程中的各方面,包括:使用 的Xilinx器件、應(yīng)用的約束集、啟動(dòng)單個(gè)或多個(gè)綜合的選項(xiàng)、控制...
業(yè)界首款28 nm FPGA Kintex-7 10Gbps 收發(fā)器性能演示
Xilinx公司業(yè)界首款28 nm FPGA Kintex-7 10Gbps 收發(fā)器性能演示。
JESD204B協(xié)議是目前高速AD,DA通用的協(xié)議。對(duì)于基帶使用FPGA用戶來說,Xilinx品牌的FPGA使用更為常見。Xilinx提供了JESD20...
SMC主機(jī)接口模塊設(shè)計(jì)導(dǎo)入Xilinx環(huán)境
SMC主機(jī)接口模塊可輕松將通過Synphony模型編譯器創(chuàng)建的設(shè)計(jì)集成在賽靈思嵌入式平臺(tái)中。 Synphony模型編譯器(SMC)是一款Synphony...
基于PCIE(mcap)的部分可重構(gòu)實(shí)現(xiàn)方案
本博文主要是對(duì)基于PCIE(mcap)的部分可重構(gòu)實(shí)現(xiàn)的步驟做一個(gè)簡(jiǎn)單的演示,如有錯(cuò)誤之處,歡迎批評(píng)指正。值得說明的是,基于PCIE的部分可重構(gòu)需在ul...
基于Xilinx Zynq UltraScale+ MPSoC的電源參考設(shè)計(jì)
當(dāng)我們?cè)O(shè)計(jì)每一塊PCB的時(shí)電源部分都是重要的組成部分,電源電路設(shè)計(jì)的好壞直接反應(yīng)出產(chǎn)品性能的好壞。除了一些布局布線的要求,現(xiàn)在很多SoC、FPGA器件設(shè)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |