完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1660個(gè) 瀏覽:122269次 帖子:5351個(gè)
ubuntu16.04如何安裝petalinux_2017.4
1.安裝環(huán)境說(shuō)明 本文安裝環(huán)境為VM14.1.1 + ubuntu16.04_64 + petalinux_2017.4 ,流程按照ug1144(v20...
2020-12-05 標(biāo)簽:Xilinx 2655 0
DAC快速目標(biāo)檢測(cè)算法優(yōu)化和架構(gòu)設(shè)計(jì)優(yōu)化方案
1. 需求分析 1.1 背景 Design Automation Conference 自動(dòng)設(shè)計(jì)大會(huì)是全球久負(fù)盛譽(yù)的產(chǎn)學(xué)研交流盛會(huì),也是計(jì)算機(jī)學(xué)會(huì)推薦的...
基于Xilinx SRAM中FPGA實(shí)現(xiàn)高速ICAP控制器
介紹一篇在FPGA工程領(lǐng)域特別有價(jià)值的文章,雖然該文僅僅是EI檢索,連SCI檢索都不是,但其對(duì)深入理解FPGA動(dòng)態(tài)可重構(gòu)的概念卻具有重要的參考價(jià)值。文章...
AIX(artificial intelligence aXellerator)是韓國(guó)SK公司為語(yǔ)音識(shí)別提供的一個(gè)解決方案,應(yīng)用于微軟的開源語(yǔ)音識(shí)別框架...
2020-11-14 標(biāo)簽:加速器Xilinx語(yǔ)音識(shí)別 4450 0
淺談FPGA配置狀態(tài)字寄存器Status Register的調(diào)試
第一步要做的,永遠(yuǎn)都是拉出FPGA的狀態(tài)字寄存器Status Register看,它能直接告訴你或者極大地輔助判斷失敗的原因!
基于米爾MPSOC開發(fā)板的hello world設(shè)計(jì)
Xilinx新一代 SOC,Zynq UltraScale+ MPSOC系列性能強(qiáng)悍無(wú)比,相比ZYNQ 7000系列每瓦性能提升5倍,作為一 名電子發(fā)燒...
1 I/O延遲約束介紹 要在設(shè)計(jì)中精確建模外部時(shí)序,必須為輸入和輸出端口提供時(shí)序信息。Xilinx Vivado集成設(shè)計(jì)環(huán)境(IDE)僅在FPGA邊界內(nèi)...
Linux移植和Xilinx的Petalinux的快速移植開發(fā)案例
作者:殷建飛 本文是昨天發(fā)的文章《龍芯杯CPU設(shè)計(jì)競(jìng)賽與ZYNQ設(shè)計(jì)流程介紹》接續(xù)部分。重點(diǎn)介紹傳統(tǒng)方式的Linux移植和Xilinx的Petalinu...
2020-11-27 標(biāo)簽:LinuxXilinx驅(qū)動(dòng)開發(fā) 8357 0
DDR對(duì)于做項(xiàng)目來(lái)說(shuō),是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片:XC7K...
idelay2中按推薦配置,從DATAIN還是從IDATAIN輸入?yún)^(qū)別為是內(nèi)部延時(shí)還是從IO輸入,F(xiàn)IXED固定延時(shí),idelay value先輸入0,...
Vitis 統(tǒng)一軟件平臺(tái)簡(jiǎn)介 可實(shí)現(xiàn)最高的AI推斷性能
Vitis 統(tǒng)一軟件平臺(tái)簡(jiǎn)介 Vitis 統(tǒng)一軟件平臺(tái)包括: 全面的內(nèi)核開發(fā)套件,可無(wú)縫構(gòu)建加速的應(yīng)用 完整的硬件加速開源庫(kù),針對(duì) Xilinx 硬件平...
2020-11-24 標(biāo)簽:XilinxAI深度學(xué)習(xí) 3499 0
Xilinx FPGA案例學(xué)習(xí)之Vivado設(shè)計(jì)綜合約束
在 Flow Navigator 中點(diǎn)擊設(shè)置, 然后選擇Synthesis,或者 selectFlow Settings Synthesis Setti...
slice與全局時(shí)鐘在一起就可以實(shí)現(xiàn)任意的組合邏輯和時(shí)序邏輯功能,但很多時(shí)候咱們還需要將FPGA內(nèi)部的數(shù)據(jù)暫時(shí)存儲(chǔ),用作它用。Slice作為FPGA最基...
【干貨】編輯Xilinx FPGA內(nèi)LUT內(nèi)容的詳細(xì)方案
研究背景及基礎(chǔ)知識(shí) FPGA是實(shí)現(xiàn)高性能計(jì)算與網(wǎng)絡(luò)的重要工具,得益于其高度的并行性與用戶可編程的特性,F(xiàn)PGA得到了越來(lái)越廣泛的應(yīng)用。FPGA由CLB(...
xilinx仿真實(shí)驗(yàn):IP核之RAM的配置
背景 RAM和ROM也是類似的,由于這也是常用的IP核,所有完全有必要在這里記錄一下,以后用到了實(shí)際后,再補(bǔ)充到實(shí)際工程中。隨機(jī)存儲(chǔ)器(RAM),它可以...
FPGA設(shè)計(jì)之GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器
xilinx的7系列FPGA根據(jù)不同的器件類型,集成了GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器,四種收發(fā)器主要區(qū)別是支持的線速率不同,圖一可以...
概述 此項(xiàng)目解釋了如何在FPGA上使用resizer IP來(lái)調(diào)整圖像的大小。其中對(duì)比了兩種圖像大小調(diào)整的解決方案的運(yùn)算速度,其中之一為使用Python ...
本篇文章參考Xilinx White Paper:Get Smart About Reset: Think Local, Not Global 在沒(méi)看這...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |