完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1660個(gè) 瀏覽:122263次 帖子:5351個(gè)
FPGA設(shè)計(jì)之GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器
xilinx的7系列FPGA根據(jù)不同的器件類型,集成了GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器,四種收發(fā)器主要區(qū)別是支持的線速率不同,圖一可以...
Xilinx 7系列FPGA內(nèi)置ADC XADC獲取模擬信號(hào)
XADC內(nèi)部可以直接獲取芯片結(jié)溫和FPGA的若干供電電壓(7系列不包括VCCO),用于監(jiān)控FPGA內(nèi)部狀況。同時(shí)提供了17對(duì)差分管腳,其中一對(duì)專用的模擬...
針對(duì)Linux BSP開發(fā)的Petalinux,如何實(shí)現(xiàn)硬件工程導(dǎo)入
本實(shí)驗(yàn)工程將介紹如何利在賽靈思異構(gòu)多處理器產(chǎn)品系列 Zynq UtralScale+ MPSoC ZCU102 嵌入式評(píng)估板上實(shí)現(xiàn)多個(gè) UIO,同時(shí)借...
FPGA選型時(shí)的速度等級(jí)參數(shù)介紹
大家在進(jìn)行FPGA選型時(shí)都會(huì)看見一個(gè)參數(shù):Speed Grade,這就是芯片的速度等級(jí)。
數(shù)字電路設(shè)計(jì)中一般包括3個(gè)大的階段:源代碼輸入、綜合和實(shí)現(xiàn),而電路仿真的切入點(diǎn)也基本與這些階段相吻合,根據(jù)適用的設(shè)計(jì)階段的不同仿真可以分為RTL行為級(jí)仿...
Xilinx的RGMII 的PHY層邏輯設(shè)計(jì)詳解
今天講解是RGMII的FPGA設(shè)計(jì)。因?yàn)檫@邊文章主要是用XILINX的約束工具,所以標(biāo)記為XILINX,其實(shí)你用altera平臺(tái)也可以的。設(shè)計(jì)分為2部分...
Xilinx FPGA JTAG接口轉(zhuǎn)換成USB接口的方法
隨著USB接口的越來越普及,現(xiàn)在幾乎所有的接口都可以轉(zhuǎn)換成USB接口,本文主要介紹一下Xilinx FPGA的JTAG接口轉(zhuǎn)換成USB接口的方案。
估計(jì)是之前裝過ISE14.7之后卸載,再裝Vivado 2015.3導(dǎo)致的問題;也可能是win8.1的問題,是我在win8.1中使的用戶名是中文的原因(...
項(xiàng)目中主要用到的原語與IO端口有關(guān),所以基本在Input/Output Functions 和IO兩類中。下面著重介紹實(shí)際中所用到的幾個(gè)原語,芯片A7系列。
本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。 參考時(shí)鐘的模式 參考時(shí)鐘可以配置為輸入模式...
通過FPGA的多重配置可以有效地精簡(jiǎn)控制結(jié)構(gòu)的設(shè)計(jì),同時(shí)可以用邏輯資源較少的FPGA器件實(shí)現(xiàn)需要很大資源才能實(shí)現(xiàn)的程序。以Virtex5系列開發(fā)板和配置...
Xilinx首次亮相的Virtex UltraScale+ HBM FPGA
隨著人工智能、5G通信、大數(shù)據(jù)、云計(jì)算等應(yīng)用的出現(xiàn),人們對(duì)于通信帶寬的要求也在不斷的提高,這些應(yīng)用需要高吞吐、低延遲、高密度部署等特性,傳統(tǒng)的DDR S...
使用Xilinx口袋實(shí)驗(yàn)平臺(tái),動(dòng)手FPGA設(shè)計(jì)!
以Xilinx公司最新的Vivado FPGA集成開發(fā)環(huán)境為基礎(chǔ),將數(shù)字邏輯設(shè)計(jì)與硬件描述語言Verilog HDL相結(jié)合,循序漸進(jìn)地介紹了基于Xili...
2017-12-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)xilinx 1.5萬 0
FPGA IO的基本結(jié)構(gòu)及默認(rèn)狀態(tài)
在進(jìn)行FPGA硬件設(shè)計(jì)時(shí),引腳分配是非常重要的一個(gè)環(huán)節(jié),特別是在硬件電路上需要與其他芯片通行的引腳。Xilinx FPGA從上電之后到正常工作整個(gè)過程中...
詳細(xì)解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)
本文介紹zynq上三種方式啟動(dòng)文件的生成和注意事項(xiàng),包括只用片上RAM(OCM)和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式...
初學(xué)Xilinx SDK的開發(fā),API函數(shù)筆記
初學(xué)Xilinx SDK的開發(fā),下面記錄使用到的API函數(shù)及自己的理解。若有誤,還請(qǐng)指教。 1、XScuTimer_Config *XScuTimer_...
傳統(tǒng)的源同步傳輸,時(shí)鐘和數(shù)據(jù)分離。在速率比較低時(shí)(1000M),沒有問題。 在速率越來越高時(shí),這樣會(huì)有問題 由于傳輸線的時(shí)延不一致和抖動(dòng)存在,接收端不能...
基于FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)和設(shè)計(jì)
隨著信息技術(shù)的發(fā)展,特別是各種數(shù)字處理器處理速度的提高,人們對(duì)數(shù)據(jù)采集系統(tǒng)的要求越來越高,特別是在一些需要在極短時(shí)間內(nèi)完成大量數(shù)據(jù)采集的場(chǎng)合,對(duì)數(shù)據(jù)采集...
賽靈思FPGA DIY系列(1):車牌號(hào)定位與識(shí)別系統(tǒng)
在智能交通領(lǐng)域,汽車牌照自動(dòng)識(shí)別系統(tǒng)是道路交通智能化的重要因素,包括車牌定位、字符分割和字符識(shí)別三個(gè)主要部分。本項(xiàng)目主要探討車牌定位和字符分割兩個(gè)部分,...
2012-12-06 標(biāo)簽:matlab定位系統(tǒng)Xilinx 1.3萬 2
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |