完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1660個(gè) 瀏覽:122266次 帖子:5351個(gè)
“全局時(shí)鐘和第二全局時(shí)鐘資源”是FPGA同步設(shè)計(jì)的一個(gè)重要概念。合理利用該資源可以改善設(shè)計(jì)的綜合和實(shí)現(xiàn)效果;如果使用不當(dāng),不但會(huì)影響設(shè)計(jì)的工作頻率和穩(wěn)定...
LX9 Microboard之初試手試用初體驗(yàn)(1)
本人屬應(yīng)屆畢業(yè)生,進(jìn)入公司發(fā)現(xiàn)公司用的的fpga幾乎全是xilinx的,幾乎都是是和無(wú)線通信有關(guān)。
2017-02-11 標(biāo)簽:TIXilinxMicroboard 929 0
ZedBoard學(xué)習(xí)手記(三)為自定義外設(shè)編寫(xiě)裸奔控制軟件
由于Xilinx已經(jīng)為我們做了大部分的鋪墊工作,因此裸奔控制外設(shè)這一步就顯得十分簡(jiǎn)單了,如果不用Linux和圖形界面顯示,大概我的作品早早的就完成了吧。
簡(jiǎn)單認(rèn)識(shí)現(xiàn)場(chǎng)可編程門(mén)陣列
現(xiàn)場(chǎng)可編程門(mén)陣列 (Field Programmable Gate Array, FPGA)也稱為現(xiàn)場(chǎng)可編程器件,是在 PROM ( Programma...
典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲(chǔ)器中的配置比特流,配置所需的時(shí)鐘信號(hào)( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生,且FPGA控制整個(gè)配置過(guò)程。
7 FPGA大數(shù)據(jù)互聯(lián)及視頻系統(tǒng)開(kāi)發(fā)板
Digilent Genesys 2是一款基于Xilinx強(qiáng)大的Kintex-7?FPGA芯片的高性能打開(kāi)即用型數(shù)字電路開(kāi)發(fā)平臺(tái)。Genesys 2擁有...
本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開(kāi)始,最詳細(xì)操作步驟,最直白的言語(yǔ)描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業(yè)學(xué)生、初...
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載30:Spartan
Xilinx針對(duì)不同類型的調(diào)試IP核,提供了不同的核生成器。本節(jié)重點(diǎn)介紹Xilinx Core Generator Tool(Xilinx IP核生成器...
SDSoC開(kāi)發(fā)環(huán)境給開(kāi)發(fā)機(jī)器視覺(jué)系統(tǒng)提供的優(yōu)勢(shì)
開(kāi)發(fā)機(jī)器視覺(jué)系統(tǒng)通常需要大量的時(shí)間來(lái)設(shè)計(jì)能執(zhí)行所有重要圖像采集及處理功能的電子產(chǎn)品。通常需要兩年多的時(shí)間,這會(huì)給攝像機(jī)及系統(tǒng)制造商的上市進(jìn)程與產(chǎn)品規(guī)劃帶...
2018-06-25 標(biāo)簽:xilinx機(jī)器視覺(jué)sdsoc 900 0
以嵌入式DSP模塊和FPGA構(gòu)架為基礎(chǔ)的提高無(wú)線信號(hào)處理性能的子系統(tǒng)設(shè)計(jì)
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
基于RFSoC FPGA的可擴(kuò)展超導(dǎo)量子計(jì)算機(jī)控制系統(tǒng)
這里,我們基于多個(gè)互相同步的XCZU29DR FPGA板開(kāi)發(fā)了一個(gè)可擴(kuò)展系統(tǒng),每個(gè)單板擁有16個(gè)6.554GS/s的DAC通道和16個(gè)2.058GS/s...
2023-12-07 標(biāo)簽:fpga射頻控制系統(tǒng) 886 0
標(biāo)準(zhǔn)協(xié)議的規(guī)范中一般都對(duì)眼圖模板都有詳細(xì)的規(guī)定,使用 IBERT 完成眼圖掃描后,通過(guò)設(shè)置一些參數(shù),即可讓 Vivado 自動(dòng)將模板畫(huà)到眼圖上,具體操作...
如何在IP集成器中將單工TX/RX核合并到多個(gè)Quad
要為 Versal 的多個(gè) Quad 創(chuàng)建收發(fā)器設(shè)置,建議從 Transceiver Bridge IP 開(kāi)始,在其中選擇所需的設(shè)置,然后交由 Viva...
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載33:Spartan
下面通過(guò)一個(gè)簡(jiǎn)單8位計(jì)數(shù)器的例子,了解如何在工程中添加ChipScope Pro內(nèi)核生成器的各個(gè)IP核,對(duì)FPGA內(nèi)部節(jié)點(diǎn)和邏輯進(jìn)行觀測(cè)。在該實(shí)例中,我...
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)
AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作,包含軟件環(huán)境、硬件環(huán)境。
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載16:Spartan
Spartan-6器件具有2或4個(gè)專用嵌入式多端口存儲(chǔ)器控制器模塊(MCB),實(shí)現(xiàn)了到4個(gè)常見(jiàn)存儲(chǔ)器標(biāo)準(zhǔn)的簡(jiǎn)單連接:DDR3、DDR2、DDR 和LPD...
Xilinx提供超低延時(shí)編解碼方案,并提供了全套軟件。MPSoC Video Codec Unit提供了詳細(xì)說(shuō)明。其中的底層應(yīng)用軟件是VCU Contr...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |