完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1660個(gè) 瀏覽:122266次 帖子:5351個(gè)
基本數(shù)學(xué)運(yùn)算在FPGA中的實(shí)現(xiàn)算法仿真分析
仿真波形表明,計(jì)算結(jié)果與MATLAB浮點(diǎn)運(yùn)算相近,滿足一般計(jì)算需求。若想提高精度,可以增加CORDIC輸出數(shù)據(jù)位寬。
一個(gè)能夠支持SYZYGY標(biāo)準(zhǔn)的多功能板應(yīng)用
在數(shù)據(jù)獲取,機(jī)器視覺(jué),數(shù)字信號(hào)交互,軟件定義無(wú)線電,視頻輸出,多通道I/O,傳感器和機(jī)器人等的應(yīng)用場(chǎng)景中難免少不了信號(hào)的采集和傳輸
2018-01-17 標(biāo)簽:xilinx機(jī)器視覺(jué)數(shù)字信號(hào) 6348 0
淺談Ultrascale、Ultrascale+ Serdes與7 Series GTX/GTH的區(qū)別
在Serdes流行之前,芯片之間的數(shù)據(jù)傳輸主要靠低俗串行接口和并行接口,存在諸如傳輸速率低、占用IO數(shù)量多、硬件連接復(fù)雜化等弊端。Serdes的出現(xiàn)簡(jiǎn)化...
2022-08-02 標(biāo)簽:fpgaXilinxUltraScale 6332 0
Linux + Xenomai實(shí)時(shí)操作系統(tǒng)創(chuàng)建方案
作者:Huster-ty Xenomai是一種采用雙內(nèi)核機(jī)制的Linux 內(nèi)核的強(qiáng)實(shí)時(shí)擴(kuò)展。由于Linux 內(nèi)核本身的實(shí)現(xiàn)方式和復(fù)雜度,使得Linux ...
2020-12-26 標(biāo)簽:LinuxXilinx實(shí)時(shí)操作系統(tǒng) 6330 0
我們知道,SERDES對(duì)參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常,SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn),以及性能數(shù)據(jù),提出...
資源、速度和功耗是FPGA設(shè)計(jì)中的三大關(guān)鍵因素。隨著工藝水平的發(fā)展和系統(tǒng)性能的提升,低功耗成為一些產(chǎn)品的目標(biāo)之一。功耗也隨之受到越來(lái)越多的系統(tǒng)工程師和F...
Xilinx 7系列與Ultrascale系列FPGA的區(qū)別
Xilinx是一家專業(yè)的可編程邏輯器件(PLD)廠商,其產(chǎn)品包括FPGA、CPLD、SOC等。Xilinx的FPGA產(chǎn)品線有多個(gè)系列,其中7系列和Ult...
采用Zynq實(shí)現(xiàn)馬達(dá)控制驅(qū)動(dòng)方案技術(shù)講解
采用Z7020實(shí)現(xiàn)的高性能馬達(dá)控制可以又小地減少振動(dòng)和電磁干擾。Zynq-7000軟件/硬件架構(gòu)可以通過(guò)適當(dāng)?shù)脑O(shè)計(jì)分區(qū)來(lái)提供足夠的靈活性,從而有效地實(shí)現(xiàn)...
Xilinx Alveo U200數(shù)據(jù)中心加速器卡的主要性能和優(yōu)勢(shì)
啟用 Alveo 加速器卡是 Xilinx 及合作伙伴應(yīng)用的一個(gè)生態(tài)系統(tǒng),主要面向數(shù)據(jù)中心的工作負(fù)載。對(duì)于定制解決方案,Xilinx 應(yīng)用開發(fā)工具套件 ...
2018-10-14 標(biāo)簽:xilinx機(jī)器學(xué)習(xí) 6232 0
使用Xilinx Vivado設(shè)計(jì)套件創(chuàng)建一個(gè)簡(jiǎn)單的HelloWorld項(xiàng)目
Xilinx以制造 可編程門陣列(FPGA)而聞名,它是基于一個(gè)通過(guò)可編程接點(diǎn)連接的可配置邏輯塊(CLBs)矩陣。根據(jù)Control Engineeri...
Vivado編譯常見(jiàn)錯(cuò)誤與關(guān)鍵警告梳理與解析
Xilinx Vivado開發(fā)環(huán)境編譯HDL時(shí),對(duì)時(shí)鐘信號(hào)設(shè)置了編譯規(guī)則,如果時(shí)鐘由于硬件設(shè)計(jì)原因分配到了普通IO上,而非_SRCC或者_(dá)MRCC專用時(shí)...
2024-04-15 標(biāo)簽:Xilinx編譯器時(shí)鐘信號(hào) 6169 0
Accolade推出的第三代ANIC-200Ku數(shù)據(jù)包處理功能與應(yīng)用領(lǐng)域分析
Accolade推出了第三代雙端口100G網(wǎng)絡(luò)ANIC-200Ku PCIe無(wú)損數(shù)據(jù)包采集適配器,該板卡是基于Xilinx UltraScale FPG...
賽靈思 ISE所涉及的一些命令以及Command Line的使用
所有的Commandline都可以在ISE的help->User Manuals里查到,在User Manuals中
Xilinx vivado下通常的視頻流設(shè)計(jì),都采用Vid In to axi4 stream --> VDMA write --> MM ...
當(dāng)FPGA復(fù)位扇出較多時(shí) 有以下辦法可以解決
xilinx推薦盡量不復(fù)位,利用上電初始化,如果使用過(guò)程中需要復(fù)位,采用同步高復(fù)位。
XILINX FPGA IP之Clocking Wizard詳解
鎖相環(huán)基本上是每一個(gè)fpga工程必不可少的模塊,之前文檔xilinx 7 系列FPGA時(shí)鐘資源對(duì)xilinx fpga的底層時(shí)鐘資源做過(guò)說(shuō)明,但是對(duì)于f...
Xilinx的方案有現(xiàn)成的參考設(shè)計(jì)XAPP485/486.后來(lái)調(diào)試了一下,總是發(fā)現(xiàn)圖像邊緣地方部分區(qū)域是亮的,后來(lái)lvds的并上匹配電阻后,顯示就OK了...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |