您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >

PLD設(shè)計(jì)速成（6）-編譯和布線(2)

2012年05月18日 17:08 來源：本站整理 作者：秩名我要評(píng)論(0)

連后同樣指定以下管腳：

　　Node namepinPin type

　　SW244input

　　SW145input

　　L110output

　　L29output

　　在加完L2后點(diǎn)OK(編譯后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor,具體見在編譯后面的講解)

　　編譯文件

　　File->Project->save&Compile

　　此時(shí)可能彈出下圖WARNING窗口，提示“project has user pin or logic cell assignments, but never been compiled before. For best fitting results, let the compiler choose the first set of assignments instead”，這是因?yàn)樵诠苣_指定之前沒有compile，你只要再點(diǎn)save & compile就可以了

　　MAX PLUS II 編譯器將檢查項(xiàng)目是否有錯(cuò)，并對(duì)項(xiàng)目進(jìn)行邏輯綜合，然后對(duì)設(shè)計(jì)進(jìn)行布局布線，放到一個(gè)Altera 器件中，同時(shí)將產(chǎn)生報(bào)告文件、編程文件和用于時(shí)間仿真用的輸出文件

　　邏輯綜合：就是把HDL語言或原理圖翻譯成最基本的與或非門的連接關(guān)系

　　布局布線：把這種與或非門的連接關(guān)系用芯片的內(nèi)部的可編程結(jié)構(gòu)和連線來實(shí)現(xiàn)

　　如果設(shè)計(jì)正確，將下圖所示，點(diǎn)確認(rèn)