本文根據(jù)雷達(dá)發(fā)射機頻率快速變化的特點，采用目前新型的邏輯控制器件研究新型頻率測量模塊，結(jié)合等精度內(nèi)插測頻原理，對整形放大后的脈沖直接計數(shù)，實現(xiàn)對下變頻后單脈沖包絡(luò)的載波快速測頻。具有測量精度高，測量用時短的特點，能作為脈沖雷達(dá)單脈沖瞬時測頻模塊。

　　1 移相時鐘計數(shù)法測頻原理

　　移相時鐘計數(shù)法以等精度測頻法為基礎(chǔ)，是一種新的內(nèi)插技術(shù)，其多路同頻但不同相位的時鐘由FPGA內(nèi)部的PLL產(chǎn)生，然后分別傳送到相應(yīng)的計數(shù)器計數(shù)，在實際閘門開啟時段各計數(shù)器同時計數(shù);實際閘門關(guān)閉后，再將總計數(shù)值用于測頻運算。具體方法為：實際閘門作為關(guān)鍵邏輯信號，通過全局時鐘布線和4個同步計數(shù)器的計數(shù)使能端(cnt_ena)相連，作為計數(shù)器的計數(shù)使能信號;四路時鐘信號作為計數(shù)器的計數(shù)時鐘，分別和4 個計數(shù)器的時鐘端(clk)相連，實現(xiàn)4個計數(shù)器對實際閘門脈寬計數(shù)，計數(shù)器設(shè)置為在時鐘上升沿加1計數(shù)。設(shè)4個計數(shù)器的計數(shù)值分別為ns1、ns2、 ns3、ns4，假設(shè)總計數(shù)值為N′s，由于每個計數(shù)器計數(shù)值的變動都會使N′s的值發(fā)生變動，而n21、ns2、ns3、ns4對應(yīng)的計數(shù)時鐘相互有 90°的相位差(Tdk/4計數(shù)時間)，則計數(shù)值N′s會在每Tdk/4時間增加1。等效于將一路標(biāo)準(zhǔn)計數(shù)時鐘進行4倍頻。在一次測量結(jié)束后(即實際閘門關(guān)閉)，再利用公式計算得到實際閘門脈寬測量值，則等精度測頻公式：

　　對比式(1)和(2)可知，將4個計數(shù)器計數(shù)值ns1、ns2、ns3、ns4求和運算的結(jié)果作為新的計數(shù)值進行測頻運算，其測頻結(jié)果等效為將標(biāo)準(zhǔn)頻率4倍頻。該結(jié)論也可從相對誤差的角度進行說明，由于等精度測頻法的實際閘門和被測信號同步，故式(2)中的Nx不存在量化誤差。而實際閘門和標(biāo)準(zhǔn)時鐘不同步，則N′s存在±1量化誤差。則測頻的相對誤差為：

　　由于計數(shù)值N′s幾乎為Ns的4倍，故式(2)所對應(yīng)的誤差是式(1)對應(yīng)的1/4。即通過四路移相時鐘測頻的方法，在測量時間和基準(zhǔn)時鐘頻率不變的情況下，使測量的相對誤差變?yōu)樵`差的1/4，測量精度提高了4倍。若增加移相時鐘的路數(shù)，則測量精度會進一步提高。

　　2 新型測頻模塊總體方案設(shè)計

　　利用移相時鐘計數(shù)法構(gòu)建中頻瞬時測量模塊來實現(xiàn)頻率的測量，該測頻模塊的測量對象是脈沖雷達(dá)接收機下變頻后的中頻信號?？傮w設(shè)計目標(biāo)是構(gòu)建一個數(shù)字化、綜合化、自動化的測試平臺，能滿足脈內(nèi)測頻的要求，能進行遠(yuǎn)程通信，并有一定的移植型和升級性，建立系統(tǒng)的基本框架如圖1。

?

?

　　整個系統(tǒng)的工作機理是：操作人員通過上位機人機界面對該模塊進行參數(shù)設(shè)置和功能選擇，人機界面的設(shè)定值通過串口傳輸?shù)?a target="_blank">單片機，單片機作為測量模塊的控制部件，控制FPGA完成相應(yīng)的測量任務(wù)，F(xiàn)PGA負(fù)責(zé)具體測頻算法實現(xiàn)。測試完成后，測試結(jié)果通過單片機傳送給上位機人機界面顯示，兩者通過 RS232串口連接。整個設(shè)計中FPGA內(nèi)部的測頻算法電路為核心電路。

　　3 FPGA測頻算法電路設(shè)計

　　采用Altera公司StratixII系列EP2S15F484C5型FPGA為核心控制單元。內(nèi)部的測頻算法電路主要包括PLL輸出時鐘的走線、時序控制單元、數(shù)據(jù)處理單元。這些單元是實現(xiàn)測頻算法的核心，需要將各單元按相互提供的接口在FPGA內(nèi)部進行連接，構(gòu)成完整的測頻模塊，實現(xiàn)等精度測頻功能。輸入信號分別為10 MHz的時鐘信號、脈沖包絡(luò)信號和被測信號;輸出信號為時鐘計數(shù)值和ns被測信號計數(shù)值nx，其原理總框圖如圖2。

?

　　利用PLL輸出多路計數(shù)時鐘，可在FPGA內(nèi)部通過PLL級聯(lián)的方式增大最大倍頻數(shù)。首先利用EPLL將恒溫晶振輸入的10 MHz時鐘倍頻到50 MHz，傳輸給FPLL作為FPLL的基準(zhǔn)時鐘。FPLL再將輸入時鐘倍頻到400 MHz，并移相、抽頭得到四路移相時鐘。FPLL移相度數(shù)設(shè)置為：0°、90.0°、180°、270.0°，最終實際度數(shù)和設(shè)置值一致。由于FPLL周圍布置了4根全局時鐘線，故FPLL的輸出時鐘全部可通過GLOBAL器件進行全局時鐘線布線。